- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98084 > SN2005118412ZHK (TEXAS INSTRUMENTS INC) PCMCIA BUS CONTROLLER, PBGA216 PDF資料下載
參數(shù)資料
| 型號： | SN2005118412ZHK |
| 廠商： | TEXAS INSTRUMENTS INC |
| 元件分類： | 總線控制器 |
| 英文描述： | PCMCIA BUS CONTROLLER, PBGA216 |
| 封裝： | GREEN, PLASTIC, MICRO BGA-216 |
| 文件頁數(shù)： | 222/271頁 |
| 文件大小： | 3240K |
| 代理商： | SN2005118412ZHK |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁當前第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁
Introduction
38
September 2005
SCPS110
Table 217. CardBus PC Card Interface Control Terminals
If any CardBus PC Card interface control terminal is unused, then the terminal may be left floating.
TERMINAL
DESCRIPTION
I/O
INPUT
OUTPUT
PU/
POWER
NAME
NO.
DESCRIPTION
I/O
TYPE
INPUT
OUTPUT
PU/
PD
POWER
RAIL
CAUDIO
B12
CardBus audio. CAUDIO is a digital input signal from a PC Card to the system
speaker. The controller supports the binary audio mode and outputs a binary
signal from the card to SPKROUT.
I/O
PCII4
PCIO4
PU3
VCCCB
CBLOCK
H15
CardBus lock. CBLOCK is used to gain exclusive access to a target.
I/O
PCII4
PCIO4
PU3
VCCCB
CCD1
N15
CardBus detect 1 and CardBus detect 2. CCD1 and CCD2 are used in
conjunction with CVS1 and CVS2 to identify card insertion and interrogate cards
I
TTLI2
PU4
CCD1
CCD2
N15
B11
CardBus detect 1 and CardBus detect 2. CCD1 and CCD2 are used in
conjunction with CVS1 and CVS2 to identify card insertion and interrogate cards
to determine the operating voltage and card type.
I
TTLI2
PU4
CDEVSEL
F19
CardBus device select. The controller asserts CDEVSEL to claim a CardBus
cycle as the target device. As a CardBus initiator on the bus, the controller
monitors CDEVSEL until a target responds. If no target responds before timeout
occurs, then the controller terminates the cycle with an initiator abort.
I/O
PCII4
PCIO4
PU3
VCCCB
CFRAME
E19
CardBus cycle frame. CFRAME is driven by the initiator of a CardBus bus cycle.
CFRAME is asserted to indicate that a bus transaction is beginning, and data
transfers continue while this signal is asserted. When CFRAME is deasserted,
the CardBus bus transaction is in the final data phase.
I/O
PCII7
PCIO7
VCCCB
CGNT
G17
CardBus bus grant. CGNT is driven by the controller to grant a CardBus PC Card
access to the CardBus bus after the current data transaction has been
completed.
I/O
PCII7
PCIO7
VCCCB
CINT
E12
CardBus interrupt. CINT is asserted low by a CardBus PC Card to request
interrupt servicing from the host.
I/O
PCII4
PCIO4
PU3
VCCCB
CIRDY
F17
CardBus initiator ready. CIRDY indicates the ability of the CardBus initiator to
complete the current data phase of the transaction. A data phase is completed on
a rising edge of CCLK when both CIRDY and CTRDY are asserted. Until CIRDY
and CTRDY are both sampled asserted, wait states are inserted.
I/O
PCII4
PCIO4
PU3
VCCCB
CPERR
G19
CardBus parity error. CPERR reports parity errors during CardBus transactions,
except during special cycles. It is driven low by a target two clocks following the
data cycle during which a parity error is detected.
I/O
PCII4
PCIO4
PU3
VCCCB
CREQ
C14
CardBus request. CREQ indicates to the arbiter that the CardBus PC Card
desires use of the CardBus bus as an initiator.
I/O
PCII4
PCIO4
PU3
VCCCB
CSERR
C12
CardBus system error. CSERR reports address parity errors and other system
errors that could lead to catastrophic results. CSERR is driven by the card
synchronous to CCLK, but deasserted by a weak pullup; deassertion may take
several CCLK periods. The controller can report CSERR to the system by
assertion of SERR on the PCI interface.
I/O
PCII4
PCIO4
PU3
VCCCB
CSTOP
G18
CardBus stop. CSTOP is driven by a CardBus target to request the initiator to
stop the current CardBus transaction. CSTOP is used for target disconnects, and
is commonly asserted by target devices that do not support burst data transfers.
I/O
PCII4
PCIO4
PU3
VCCCB
CSTSCHG
A12
CardBus status change. CSTSCHG alerts the system to a change in the card
status, and is used as a wake-up mechanism.
I
PCII6
SW1
VCCCB
CTRDY
G15
CardBus target ready. CTRDY indicates the ability of the CardBus target to
complete the current data phase of the transaction. A data phase is completed on
a rising edge of CCLK, when both CIRDY and CTRDY are asserted; until this
time, wait states are inserted.
I/O
PCII1
PCIO1
PU5
VCCCB
CVS1
CVS2
A13
B16
CardBus voltage sense 1 and CardBus voltage sense 2. CVS1 and CVS2 are
used in conjunction with CCD1 and CCD2 to identify card insertion and
interrogate cards to determine the operating voltage and card type.
I/O
TTLI2
TTLO1
PU4
VCCCB
These terminals are reserved for the PCI7402 and PCI8402 controllers.
Table 218. Reserved Terminals
TERMINAL
DESCRIPTION
PIN STRAPPING
NAME
NUMBER
DESCRIPTION
PIN STRAPPING
RSVD
B10, H17, M19
Reserved (CardBus reserved)
Float
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SNA7412ZHK | PCMCIA BUS CONTROLLER, PBGA216 |
| SN260Q | LOCAL AREA NETWORK CONTROLLER, QCC40 |
| SN54128J | TTL/H/L SERIES, QUAD 2-INPUT NOR GATE, CDIP14 |
| SNJ54128W | TTL/H/L SERIES, QUAD 2-INPUT NOR GATE, CDFP14 |
| SN54132J | TTL/H/L SERIES, QUAD 2-INPUT NAND GATE, CDIP14 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SN200512N | 制造商:Texas Instruments 功能描述: |
| SN200513N | 制造商:Texas Instruments 功能描述: |
| SN200515N | 制造商:Texas Instruments 功能描述: |
| SN200520N | 制造商:Texas Instruments 功能描述: |
| SN200530DR | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復。