收藏本站
    • 您好,
      買賣IC網(wǎng)歡迎您。
    • 請登錄
    • 免費注冊
    • 我的買賣
    • 新采購0
    • VIP會員服務(wù)
    • [北京]010-87982920
    • [深圳]0755-82701186
    • 網(wǎng)站導航
    發(fā)布緊急采購
    • IC現(xiàn)貨
    • IC急購
    • 電子元器件
    VIP會員服務(wù)
    • 您現(xiàn)在的位置:買賣IC網(wǎng) > PDF目錄365574 > SLC90E66 (SMSC Corporation) Victory66 Enhanced PCI South Bridge with Ultra ATA/66 IDE Controller PDF資料下載
    參數(shù)資料
    型號: SLC90E66
    廠商: SMSC Corporation
    英文描述: Victory66 Enhanced PCI South Bridge with Ultra ATA/66 IDE Controller
    中文描述: Victory66增強的PCI南橋與Ultra ATA/66 IDE控制器
    文件頁數(shù): 9/257頁
    文件大小: 1333K
    代理商: SLC90E66
    第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁當前第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁
    SMSC DS – SLC90E66
    Page 9
    Rev. 07/10/2002
    8.7
    S
    ERIAL
    I
    NTERRUPTS
    (SIRQ)..........................................................................................................................171
    8.7.1
    SIRQ Protocol ....................................................................................................................................171
    8.8
    T
    IMER
    /C
    OUNTERS
    .........................................................................................................................................173
    8.8.1
    Counter 0 ...........................................................................................................................................173
    8.8.2
    Counter 1 ...........................................................................................................................................173
    8.8.3
    Counter 2 ...........................................................................................................................................173
    8.8.4
    The Interval Timer Programming Interface.........................................................................................173
    8.9
    R
    EAL
    T
    IME
    C
    LOCK
    M
    ODULE
    ...........................................................................................................................175
    8.9.1
    RTC Registers and RAM....................................................................................................................175
    8.9.2
    Control Register A..............................................................................................................................177
    8.9.3
    Control Register B..............................................................................................................................178
    8.9.4
    Control Register C..............................................................................................................................179
    8.9.5
    Register D ..........................................................................................................................................179
    8.9.6
    RTC Update Cycle .............................................................................................................................179
    8.9.7
    RTC Interrupt .....................................................................................................................................180
    8.9.8
    Lockable RAM Ranges.......................................................................................................................180
    8.9.9
    RTC External Connections.................................................................................................................180
    8.10
    XB
    US
    S
    UPPORT
    ............................................................................................................................................180
    8.11
    S
    TAND
    A
    LONE
    I/O
    APIC
    S
    UPPORT
    ................................................................................................................180
    8.12
    S
    YSTEM
    R
    ESET
    L
    OGIC
    ...................................................................................................................................181
    8.13
    H
    OST
    I
    NTERFACE
    L
    OGIC
    ................................................................................................................................181
    9.0
    USB HOST CONTROLLER FUNCTIONAL OVERVIEW ..............................................................................182
    9.1
    H
    OST
    C
    ONTROLLER
    D
    RIVER
    ...........................................................................................................................182
    9.1.1
    Bandwidth Allocation..........................................................................................................................183
    9.1.2
    List Management................................................................................................................................183
    9.2
    H
    OST
    C
    ONTROLLER
    ......................................................................................................................................183
    9.2.1
    USB States.........................................................................................................................................183
    9.2.2
    Frame Management...........................................................................................................................183
    9.2.3
    List Processing...................................................................................................................................183
    9.2.4
    USB Power Management Functions ..................................................................................................184
    10.0
    IDE CONTROLLER FUNCTIONAL OVERVIEW...........................................................................................186
    10.1
    10.2
    10.2.1
    10.2.2
    10.3
    10.3.1
    10.3.2
    10.3.3
    10.4
    10.4.1
    10.4.2
    10.5
    10.5.1
    10.5.2
    10.6
    IDE
    C
    ONFIGURATIONS
    ...................................................................................................................................186
    IDE
    R
    EGISTER
    B
    LOCKS
    .................................................................................................................................186
    Legacy Mode......................................................................................................................................186
    PCI Native Mode................................................................................................................................187
    PIO
    IDE
    O
    PERATIONS
    ...................................................................................................................................187
    PIO IDE Data Transfer Cycle .............................................................................................................188
    32-Bit PIO IDE Data Transfer Cycle...................................................................................................188
    PIO IDE Data Prefetching and Posting...............................................................................................188
    B
    US
    M
    ASTER
    O
    PERATIONS
    ............................................................................................................................189
    Physical Region Descriptor (PRD) .....................................................................................................189
    Bus Master Transfer Operation..........................................................................................................189
    U
    LTRA
    ATA/66
    S
    YNCHRONOUS
    DMA
    O
    PERATION
    ...........................................................................................190
    Ultra ATA/66 Signals..........................................................................................................................190
    Ultra ATA/66 Operation......................................................................................................................191
    IDE
    D
    ATA
    B
    UFFER
    ........................................................................................................................................192
    11.0
    POWER MANAGEMENT FUNCTIONAL OVERVIEW..................................................................................193
    11.1
    11.1.1
    11.1.2
    11.1.3
    11.2
    11.2.1
    11.2.2
    11.2.3
    11.2.4
    11.2.5
    11.3
    11.3.1
    11.3.2
    11.3.3
    11.3.4
    S
    YSTEM
    C
    LOCK
    C
    ONTROL
    .............................................................................................................................194
    Host Clock Control .............................................................................................................................196
    Stop Clock State Example Sequence.................................................................................................200
    PCI Clock Control...............................................................................................................................202
    P
    ERIPHERAL
    D
    EVICE
    M
    ANAGEMENT
    ................................................................................................................203
    Device Monitor and Idle Timer............................................................................................................203
    Device Trap........................................................................................................................................204
    Peripheral Device Management.........................................................................................................204
    PCI/ISA Peripheral Devices ...............................................................................................................204
    Device Specific Details.......................................................................................................................206
    S
    USPEND
    /R
    ESUME
    C
    ONTROL
    M
    ECHANISM
    ......................................................................................................221
    Suspend Modes .................................................................................................................................221
    System Resume Mechanism..............................................................................................................222
    Suspend and Resume Control Signaling............................................................................................223
    Alternate AT Register Access Mode (Shadow Registers) ..................................................................240
    相關(guān)PDF資料
    PDF描述
    SLC90E66-UF Victory66 Enhanced PCI South Bridge with Ultra ATA/66 IDE Controller
    SLD-63518272X General handling precautions
    SLD-63518240X General handling precautions
    SLD-63518241X General handling precautions
    SLD-63518242X General handling precautions
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    SLC90E66-UF 功能描述:接口 - 專用 Victory66 South Bridge RoHS:否 制造商:Texas Instruments 產(chǎn)品類型:1080p60 Image Sensor Receiver 工作電源電壓:1.8 V 電源電流:89 mA 最大功率耗散: 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:BGA-59
    SLC90-F-1855 制造商:Distributed By MCM 功能描述:Mini Coax Right-angle F-type Compression Connector 制造商:MCM 功能描述:F CONNECTOR COMPRESSION RT-ANGL 23AWG MINICOAX 1PC/1PK
    SLC90-RCA-1855 制造商:Distributed By MCM 功能描述:Mini Coax Right-angle RCA Compression Connector 制造商:MCM 功能描述:RCA CONNECTOR COMPRESSION RT-ANGL 23AWG MINICOAX 1PC/1PK
    SLCASA-CVR 功能描述:線性和開關(guān)式電源 COVER FOR SL CASE A RoHS:否 制造商:TDK-Lambda 產(chǎn)品:Switching Supplies 開放式框架/封閉式:Enclosed 輸出功率額定值:800 W 輸入電壓:85 VAC to 265 VAC 輸出端數(shù)量:1 輸出電壓(通道 1):20 V 輸出電流(通道 1):40 A 商用/醫(yī)用: 輸出電壓(通道 2): 輸出電流(通道 2): 安裝風格:Rack 長度: 寬度: 高度:
    SLCASB-CVR 功能描述:線性和開關(guān)式電源 COVER FOR SL CASE B RoHS:否 制造商:TDK-Lambda 產(chǎn)品:Switching Supplies 開放式框架/封閉式:Enclosed 輸出功率額定值:800 W 輸入電壓:85 VAC to 265 VAC 輸出端數(shù)量:1 輸出電壓(通道 1):20 V 輸出電流(通道 1):40 A 商用/醫(yī)用: 輸出電壓(通道 2): 輸出電流(通道 2): 安裝風格:Rack 長度: 寬度: 高度:
    發(fā)布緊急采購,3分鐘左右您將得到回復。

    采購需求

    (若只采購一條型號,填寫一行即可)

    發(fā)布成功!您可以繼續(xù)發(fā)布采購。也可以進入我的后臺,查看報價

    發(fā)布成功!您可以繼續(xù)發(fā)布采購。也可以進入我的后臺,查看報價

    *型號 *數(shù)量 廠商 批號 封裝
    添加更多采購

    我的聯(lián)系方式

    *
    *
    *
    • VIP會員服務(wù) |
    • 廣告服務(wù) |
    • 付款方式 |
    • 聯(lián)系我們 |
    • 招聘銷售 |
    • 免責條款 |
    • 網(wǎng)站地圖

    感谢您访问我们的网站,您可能还对以下资源感兴趣:

    两性色午夜免费视频