參數(shù)資料
型號： SLC90E66
廠商： SMSC Corporation
英文描述： Victory66 Enhanced PCI South Bridge with Ultra ATA/66 IDE Controller
中文描述： Victory66增強的PCI南橋與Ultra ATA/66 IDE控制器
文件頁數(shù)： 8/257頁
文件大?。?/td> 1333K
代理商： SLC90E66
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當(dāng)前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁
SMSC DS – SLC90E66
Page 8
Rev. 07/10/2002
7.3.1
7.3.2
7.3.3
7.3.4
7.3.5
7.3.6
7.3.7
7.3.8
7.3.9
7.3.10
7.3.11
7.3.12
7.3.13
7.3.14
7.3.15
7.3.16
7.4
7.4.1
7.4.2
7.4.3
7.4.4
7.4.5
7.4.6
7.4.7
7.4.8
7.4.9
7.4.10
7.4.11
7.4.12
PMSTS - Power Management Status Register (I/O)..........................................................................136
PMEN - Power Management Resume Enable Register (I/O).............................................................137
PMCNTRL - Power Management Control Register (I/O)...................................................................137
PMTMR - Power Management Timer Register (I/O) ..........................................................................138
GPSTS - General Purpose Status Register (I/O) ..............................................................................139
GPEN - General Purpose Enable Register (I/O) ................................................................................140
PCNTRL - Processor Control Register (I/O)......................................................................................140
PLVL2 - Processor Level 2 Register (I/O) .........................................................................................141
PLVL3 - Processor Level 3 Register (I/O) .........................................................................................142
GLBSTS - Global Status Register (I/O)..............................................................................................142
DEVSTS - Device Status Register (I/O).............................................................................................143
GLBEN - Global Enable Register (I/O)...............................................................................................144
GLBCTL - Global Control Register (I/O).............................................................................................145
DEVCTL - Device Control Register (I/O)...........................................................................................146
GPIREG - General Purpose Input Register (I/O)................................................................................148
GPOREG - General Purpose Output Register (I/O)...........................................................................148
SMB
US
I/O
R
EGISTERS
.................................................................................................................................149
SMBHSTSTS - SMBus Host Status Register (I/O).............................................................................149
SMBSLVSTS - SMBus Slave Status Register (I/O)............................................................................150
SMBHSTCNT - SMBus Host Control Register (I/O)..........................................................................151
SMBHSTCMD - SMBus Host Command Register (I/O)....................................................................151
SMBHSTADD - SMBus Host Address Register (I/O).........................................................................152
SMBHSTDAT0 - SMBus Host Data 0 Register (I/O).........................................................................152
SMBHSTDAT1 - SMBus Host Data 1 Register (I/O).........................................................................152
SMBBLKDAT - SMBus Block Data Register (I/O).............................................................................153
SMBSLVCNT - SMBus Slave Control Register (I/O).........................................................................153
SMBSHDWCMD - SMBus Shadow Command Register (I/O)...........................................................154
SMBSLVEVT - SMBus Slave Event Register (I/O).............................................................................154
SMBSLVEVT - SMBus Slave Data Register (I/O).............................................................................154
8.0
PCI/ISA BRIDGE FUNCTIONAL OVERVIEW...............................................................................................155
8.1
M
EMORY AND
IO
A
DDRESS
M
AP
.....................................................................................................................155
8.1.1
I/O Accesses......................................................................................................................................155
8.1.2
Memory Access..................................................................................................................................155
8.1.3
BIOS Memory Space..........................................................................................................................155
8.2
PCI
I
NTERFACE
............................................................................................................................................157
8.2.1
PCI Transaction Termination..............................................................................................................157
8.2.2
PCI Bus Arbitration.............................................................................................................................158
8.2.3
PCI Parity...........................................................................................................................................158
8.3
ISA/EIO
I
NTERFACE
.....................................................................................................................................158
8.4
DMA
C
ONTROLLER
.......................................................................................................................................158
8.4.1
DMA Transfer Modes .........................................................................................................................159
8.4.2
DMA Transfer Types..........................................................................................................................159
8.4.3
DMA Timing .......................................................................................................................................160
8.4.4
DMA Buffer.........................................................................................................................................160
8.4.5
DREQ and nDACK Latency Control...................................................................................................160
8.4.6
DMA Channel Priority.........................................................................................................................160
8.4.7
Address Compatibility Mode...............................................................................................................161
8.4.8
DMA Transfer Sizes...........................................................................................................................161
8.4.9
Address Shifting in 16-Bit DMA I/O Transfer......................................................................................161
8.4.10
Auto initialization ................................................................................................................................161
8.4.11
Special DMA Software Commands....................................................................................................161
8.4.12
ISA Refresh........................................................................................................................................162
8.5
PCI
DMA ....................................................................................................................................................162
8.5.1
PC/PCI DMA ......................................................................................................................................162
8.5.2
Distributed DMA (DDMA) ..................................................................................................................165
8.6
I
NTERRUPT
C
ONTROLLER
...............................................................................................................................167
8.6.1
Programming the Interrupt Controller.................................................................................................167
8.6.2
End of Interrupt Operation..................................................................................................................168
8.6.3
Modes of Operation............................................................................................................................169
8.6.4
Cascade Mode...................................................................................................................................170
8.6.5
Edge and Level Triggered Mode........................................................................................................170
8.6.6
Interrupt Masks...................................................................................................................................170
8.6.7
Interrupt Controller Status ..................................................................................................................171
8.6.8
Interrupt Steering................................................................................................................................171
相關(guān)PDF資料
PDF描述
SLC90E66-UF Victory66 Enhanced PCI South Bridge with Ultra ATA/66 IDE Controller
SLD-63518272X General handling precautions
SLD-63518240X General handling precautions
SLD-63518241X General handling precautions
SLD-63518242X General handling precautions
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SLC90E66-UF 功能描述:接口 - 專用 Victory66 South Bridge RoHS:否 制造商:Texas Instruments 產(chǎn)品類型:1080p60 Image Sensor Receiver 工作電源電壓:1.8 V 電源電流:89 mA 最大功率耗散: 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:BGA-59
SLC90-F-1855 制造商:Distributed By MCM 功能描述:Mini Coax Right-angle F-type Compression Connector 制造商:MCM 功能描述:F CONNECTOR COMPRESSION RT-ANGL 23AWG MINICOAX 1PC/1PK
SLC90-RCA-1855 制造商:Distributed By MCM 功能描述:Mini Coax Right-angle RCA Compression Connector 制造商:MCM 功能描述:RCA CONNECTOR COMPRESSION RT-ANGL 23AWG MINICOAX 1PC/1PK
SLCASA-CVR 功能描述:線性和開關(guān)式電源 COVER FOR SL CASE A RoHS:否 制造商:TDK-Lambda 產(chǎn)品:Switching Supplies 開放式框架/封閉式:Enclosed 輸出功率額定值:800 W 輸入電壓:85 VAC to 265 VAC 輸出端數(shù)量:1 輸出電壓（通道 1）:20 V 輸出電流（通道 1）:40 A 商用/醫(yī)用: 輸出電壓（通道 2）: 輸出電流（通道 2）: 安裝風(fēng)格:Rack 長度: 寬度: 高度:
SLCASB-CVR 功能描述:線性和開關(guān)式電源 COVER FOR SL CASE B RoHS:否 制造商:TDK-Lambda 產(chǎn)品:Switching Supplies 開放式框架/封閉式:Enclosed 輸出功率額定值:800 W 輸入電壓:85 VAC to 265 VAC 輸出端數(shù)量:1 輸出電壓（通道 1）:20 V 輸出電流（通道 1）:40 A 商用/醫(yī)用: 輸出電壓（通道 2）: 輸出電流（通道 2）: 安裝風(fēng)格:Rack 長度: 寬度: 高度:
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*