- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9967 > SI5110-H-GL (Silicon Laboratories Inc)IC TXRX SONET/SDH LP HS 99LFBGA PDF資料下載
參數(shù)資料
| 型號： | SI5110-H-GL |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 36/36頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC TXRX SONET/SDH LP HS 99LFBGA |
| 標(biāo)準(zhǔn)包裝： | 168 |
| 系列： | SiPHY™ |
| 類型： | 收發(fā)器 |
| 驅(qū)動器/接收器數(shù)： | 1/1 |
| 規(guī)程： | SONET/SDH |
| 電源電壓： | 1.71 V ~ 1.89 V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 99-LBGA |
| 供應(yīng)商設(shè)備封裝： | 99-BGA（11x11） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當(dāng)前第36頁
Si5110
Rev. 1.5
9
Table 4. AC Characteristics (TXCLK4OUT, TXCLK4IN, TXCLKOUT, TXDIN, TXDOUT)
(VDD = 1.8 V ±5%, TA = –20 to 85 °C)
Parameter
Symbol
Test Condition
Min
Typ
Max
Unit
TXCLKOUT Frequency
fclkout
2.41
—
2.7
GHz
TXCLKOUT Duty Cycle
tch/tcp, Figure 2
40
50
60
%
Output Rise Time
(TXCLKOUT, TXDOUT)
tR
—
50
75
ps
Output Fall Time
(TXCLKOUT, TXDOUT)
tF
—
50
75
ps
TXCLKOUT to TXDOUT Delay
tcd
–42
—
–22
ps
Output Return Loss
100 kHz–2.5 GHz
2.5 GHz–4.0 GHz
—
–12
–10
—
dB
TXCLK4OUT Frequency
fCLKOUT
—
622
675
MHz
TXCLK4OUT Duty Cycle
tch/tcp, Figure 2
40
—
60
%
TXCLK4OUT Rise & Fall Times
tR,tF
100
175
250
ps
TXDIN Setup to TXCLK4IN
tDSIN
300
—
ps
TXDIN Hold from TXCLK4IN
tDHIN
300
—
ps
TXCLK4IN Frequency
fCLKIN
—
622
675
MHz
TXCLK4IN Duty Cycle
tch/tcp, Figure 2
40
—
60
%
TXCLK4IN Rise & Fall Times
tR,tF
100
—
300
ps
Table 5. AC Characteristics (Receiver PLL)
(VDD = 1.8 V ±5%, TA = –20 to 85 °C)
Parameter
Symbol
Test Condition
Min
Typ
Max
Unit
Jitter Tolerance
(RXDIN = 100 mVPPD, PRBS31)
*Note: Instrument Limited
JTOL(PP)
f = 10–600 Hz
15*
—
UIPP
f = 0.6–6 kHz
15*
—
UIPP
f = 6–100 kHz
9*
—
UIPP
f = 100 kHz–1 MHz
0.4
UIPP
f = 1–20 MHz
0.3
—
UIPP
Acquisition Time
TAQ
——
2
ms
Input Reference Clock Frequency
(REFSEL = 1)
RCFREQ
REFRATE = 1
—
155
169
MHz
REFRATE = 0
—
78
84.4
MHz
Reference Clock Duty Cycle
RCDUTY
40
50
60
%
Reference Clock Frequency
Tolerance
RCTOL
–100
—
100
ppm
Frequency Difference at which
Receive PLL goes out of Lock
(REFCLK compared to the
divided down VCO clock)
LOL
610
732
860
ppm
Frequency Difference at which
Receive PLL goes into Lock
(REFCLK compared to the
divided down VCO clock)
LOCK
—
366
240
ppm
Note: Bellcore specifications: GR-253-CORE, Issue 3, September 2000.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MAX11206EEE+T | IC ADC 20BIT 16QSOP |
| GTC06A-20-18P | CONN PLUG 9POS STRAIGHT W/PINS |
| IDT723634L15PF8 | IC FIFO SYNC 512X36X2 128QFP |
| MAX11626EEE+T | IC ADC 12BIT 4CH 16QSOP |
| IDT72815LB25BG8 | IC FIFO SYNC DUAL 512X18 121BGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SI5110-H-XL4 | 制造商:Silicon Laboratories Inc 功能描述:OC-48 TRANSCEIVER, LIA, CDR, 4:1 MUX, 1:4 DEMUX - Rail/Tube |
| SI5110-H-ZL3 | 制造商:Silicon Laboratories Inc 功能描述:OC-48 TRANSCEIVER, LIA, CDR, 4:1 MUX, 1:4 DEMUX - Rail/Tube |
| SI511BBA200M000BAGR | 制造商:Silicon Laboratories Inc 功能描述:SLLSI511BBA200M000BAGR OSC (200MHZ) |
| SI51210 | 制造商:SILABS 制造商全稱:SILABS 功能描述:TWO OUTPUTS FACTORY PROGRAMMABLE CLOCK GENERATOR |
| Si51210-A01AFM | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 6 TDFN microClockgen SL Clock RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。