參數(shù)資料
型號(hào)： SAA7118
廠商： NXP Semiconductors N.V.
英文描述： Multistandard video decoder with adaptive comb filter and component video input
中文描述： 多標(biāo)準(zhǔn)視頻解碼器與自適應(yīng)梳狀濾波器和分量視頻輸入
文件頁(yè)數(shù)： 9/169頁(yè)
文件大?。?/td> 665K
代理商： SAA7118
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)當(dāng)前第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)
2001 May 30
9
Philips Semiconductors
Preliminary specification
Multistandard video decoder with adaptive
comb filter and component video input
SAA7118
V
DDD5
ASCLK
ALRCLK
73
74
75
D12
N11
P12
P
O
digital supply voltage 5 (peripheral cells)
audio serial clock output
audio left/right clock output; can be strapped to supply via a 3.3 k
resistor
to indicate that the default 24.576 MHz crystal (ALRCLK = 0; internal
pull-down) has been replaced by a 32.110 MHz crystal (ALRCLK = 1);
notes 5 and 7
audio master external clock input
target ready input for image port data
do not connect, reserved for future extensions and for testing: scan input
do not connect, reserved for future extensions and for testing
do not connect, reserved for future extensions and for testing
do not connect, reserved for future extensions and for testing
do not connect, reserved for future extensions and for testing
fast switch (blanking) with internal pull-down inserts component inputs into
CVBS signal
clock output signal for image port, or optional asynchronous back-end
clock input
output data qualifier for image port (optional: gated clock output)
image port output control signal, affects all input port pins inclusive ICLK,
enable and active polarity is under software control (bits IPE in subaddress
87H); output path used for testing: scan output
general purpose output signal 0; image port (controlled by subaddresses
84H and 85H)
digital ground 5 (peripheral cells)
general purpose output signal 1; image port (controlled by subaddresses
84H and 85H)
multi purpose vertical reference output signal; image port (controlled by
subaddresses 84H and 85H)
multi purpose horizontal reference output signal; image port (controlled by
subaddresses 84H and 85H)
MSB of image port data output
MSB
1 of image port data output
MSB
2 of image port data output
digital supply voltage 6 (core)
digital ground 6 (core)
MSB
3 of image port data output
MSB
4 of image port data output
MSB
5 of image port data output
MSB
6 of image port data output
digital supply voltage 7 (peripheral cells)
LSB of image port data output
O/st/pd
AMXCLK
ITRDY
DNC0
DNC16
DNC17
DNC19
DNC20
FSW
76
77
78
79
80
81
82
83
M12
N12
P13
N13
N14
M13
I
I
I/pu
NC
NC
NC
NC
I/pd
ICLK
84
M14
I/O
IDQ
ITRI
85
86
L13
L12
O
I/(O)
IGP0
87
L14
O
V
SSD5
IGP1
88
89
D11
K13
P
O
IGPV
90
K14
O
IGPH
91
K12
O
IPD7
IPD6
IPD5
V
DDD6
V
SSD6
IPD4
IPD3
IPD2
IPD1
V
DDD7
IPD0
92
93
94
95
96
97
98
99
100
101
102
K11
J13
J14
F12
F11
H13
H14
H11
G12
H12
G14
O
O
O
P
P
O
O
O
O
P
O
SYMBOL
PIN
TYPE
(1)
DESCRIPTION
QFP160 BGA156
相關(guān)PDF資料
PDF描述
SAA7118E Multistandard video decoder with adaptive comb filter and component video input
SAA7118H Multistandard video decoder with adaptive comb filter and component video input
SAA7120 Digital Video Encoder (ConDENC)
SAA7120H-01 Digital Video Encoder (ConDENC)
SAA7121 Digital Video Encoder (ConDENC)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SAA7118E 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Multistandard video decoder with adaptive comb filter and component video input
SAA7118E/V1,518 功能描述:視頻 IC COMPONENT VID DECODER W/COMB F RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel
SAA7118E/V1,551 功能描述:視頻 IC COMPONENT VID DECODER W/COMB F RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel
SAA7118E/V1,557 功能描述:視頻 IC COMPONENT VID DECODER W/COMB F RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel
SAA7118E/V1/M5 功能描述:視頻 IC COMPONENT + VIDEO PROCESSOR RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*