參數(shù)資料
型號： SAA7109AE
廠商： NXP SEMICONDUCTORS
元件分類： 消費(fèi)家電
英文描述： HD-CODEC
中文描述： SPECIALTY CONSUMER CIRCUIT, PBGA156
封裝： 15 X 15 MM, 1.05 MM HEIGHT, PLASTIC, MO-192, SOT-700-1, BGA-156
文件頁數(shù)： 28/197頁
文件大?。?/td> 983K
代理商： SAA7109AE
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當(dāng)前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁
2004 Jun 29
28
Philips Semiconductors
Product specification
HD-CODEC
SAA7108AE; SAA7109AE
Some variables are defined below:
InPix: the number of active pixels per input line
InPpl: the length of the entire input line in pixel clocks
InLin: the number of active lines per input field/frame
TPclk: the pixel clock period
RiePclk: the ratio of internal to external pixel clock
OutPix: the number of active pixels per output line
OutLin: the number of active lines per output field
TXclk: the encoder clock period (37.037 ns).
8.20.1
TV
DISPLAY WINDOW
At 60 Hz, the first visible pixel has the index 256,
710 pixels can be encoded; at 50 Hz, the index is 284,
702 pixels can be visible.
The output lines should be centred on the screen. It should
be noted that the encoder has 2 clocks per pixel;
see Table 93.
ADWHS = 256 + 710
OutPix (60 Hz);
ADWHS = 284 + 702
OutPix (50 Hz);
ADWHE = ADWHS + OutPix
×
2 (all frequencies)
For vertical, the procedure is the same. At 60 Hz, the first
line with video information is number 19, 240 lines can be
active. For 50 Hz, the numbers are 23 and 287;
see Table 99.
(60 Hz);
(50 Hz);
LAL = FAL + OutLin (all frequencies)
Most TV sets use overscan, and not all pixels respectively
lines are visible. There is no standard for the factor, it is
highly recommended to make the number of output pixels
and lines adjustable. A reasonable underscan factor is
10 %, giving approximately 640 output pixels per line.
8.20.2
I
NPUT FRAME AND PIXEL CLOCK
The total number of pixel clocks per line and the input
horizontal offset need to be chosen next. The only
constraint is that the horizontal blanking has at least
10 clock pulses.
The required pixel clock frequency can be determined in
the following way: Due to the limited internal FIFO size, the
input path has to provide all pixels in the same time frame
as the encoders vertical active time. The scaler also has to
process the first and last border lines for the anti-flicker
function.
Thus:
(60 Hz)
(50 Hz)
and for the pixel clock generator
TPclk
(all frequencies);
see Tables 102, 104 and 105. The divider PCLE should
be set according to Table 104. PCLI may be set to a lower
or the same value. Setting a lower value means that the
internal pixel clock is higher and the data get sampled up.
The differencemay be1at 640
×
480 pixelsresolution and
2 at resolutions with 320 pixels per line as a rule of thumb.
This allows horizontal upscaling by a maximum factor of 2
respectively 4 (this is the parameter RiePclk).
(all frequencies)
The equations ensure that the last line of the field has the
full number of clock cycles. Many graphic controllers
require this. Note that the bit PCLSY needs to be set to
ensure that there is not even a fraction of a clock left at the
end of the field.
8.20.3
H
ORIZONTAL SCALER
XOFS can be chosen arbitrarily, the condition being that
XOFS + XPIX
≤
HLEN is fulfilled. Values given by the
VESA display timings are preferred.
HLEN = InPpl
×
RiePclk
1
InPix
InPix
XINC needs to be rounded up, it needs to be set to 0 for a
scaling factor of 1.
8.20.4
V
ERTICAL SCALER
The input vertical offset can be taken from the assumption
that the scaler should have just finished writing the first line
when the encoder starts reading it:
FAL
1716
×
TXclk
×
TPclk
×
1728
×
TXclk
×
InPpl
TPclk
×
(60 Hz)
(50 Hz)
FAL
19
240
OutLin
2
–
+
=
FAL
23
287
–
+
=
TPclk
integer----------------------
×
1716
×
TXclk
2
+
×
InPpl
OutLin
262.5
×
----------------262.5
=
TPclk
×
TXclk
2
×
InPpl
-OutLin
312.5
×
----------------3intege1728
=
PCL
TXclk
2
20
PCLE
+
×
=
PCLI
PCLE
2
log
log
–
=
XPIX
-----2
RiePclk
×
=
XINC
OutPix
RiePclk
---4096
×
=
YOFS
-------InPpl
2.5
–
=
YOFS
FAL
2.5
–
=
相關(guān)PDF資料
PDF描述
SAA7110A Digital Multistandard Colour Decoder(數(shù)字多標(biāo)準(zhǔn)彩色譯碼器)
SAA7111A Enhanced Video Input Processor EVIP
SAA7111AH Enhanced Video Input Processor EVIP
SAA7111AHZ GT 13C 13#16 SKT PLUG
SAA7112 Decoder With High-Performance Scaler(HPS) for Image Port (PELICAN)(運(yùn)用在影像端口中的帶有高性能定標(biāo)器的譯碼器)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SAA7109AE/V1,518 功能描述:視頻 IC HD- VIDEO CODEC RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel
SAA7109AE/V1,557 功能描述:視頻 IC HD- VIDEO CODEC RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel
SAA7109AE/V1/G 功能描述:視頻 IC PC CODEC (W/OUT MICROVISION) RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel
SAA7109AE/V1/G,518 功能描述:視頻 IC SAA7109AE/LBGA156/REEL13DP//V1 RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel
SAA7109AE/V1/G,557 功能描述:視頻 IC SAA7109AE/LBGA156/TRAYDPM//V1/ RoHS:否 制造商:Fairchild Semiconductor 工作電源電壓:5 V 電源電流:80 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-28 封裝:Reel
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*