- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄365451 > S71WS512N80BFIZZ2 (Spansion Inc.) Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt PDF資料下載
參數(shù)資料
| 型號(hào)： | S71WS512N80BFIZZ2 |
| 廠商： | Spansion Inc. |
| 英文描述： | Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| 中文描述： | 堆疊式多芯片產(chǎn)品（MCP）的閃存和移動(dòng)存儲(chǔ)芯片的CMOS 1.8伏特 |
| 文件頁(yè)數(shù)： | 10/142頁(yè) |
| 文件大?。?/td> | 1996K |
| 代理商： | S71WS512N80BFIZZ2 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)當(dāng)前第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)
10
S71WS512NE0BFWZZ_00_A1 June 28, 2004
A d v a n c e I n f o r m a t i o n
Device Bus Operation
Legend:
L = Logic 0, H = Logic 1, X = Don’t Care.
Note:
Default active edge of CLK is the rising edge. Ordering Information
Table 1. Device Bus Operations
Operation
(Asynchronous) - Flash
CE#f1
L
H
L
H
L
H
H
X
H
H
L
CE#f2
H
L
H
L
H
L
H
X
H
L
H
CE#1pS_1
CE2pS_1
CE#1pS_2
CE2pS_2
H
L
H
H
H
L
H
H
H
L
H
H
H
H
X
X
L
H
H
H
H
H
OE#
WE#
Addr
DQ15-
DQ0
UB#
LB#
RESET#
WP#
ACC#
CLK(See
Note)
AVD#
Read - Address Latched
H
H
H
H
H
H
H
X
H
H
H
L
H
L
H
L
H
H
X
H
H
H
L
H
Valid
Valid
X
X
H
H
H
X
Read - Address Steady
State
L
H
Valid
Valid
X
X
H
H
H
X
L
Write
H
L
Valid
Valid
X
X
H
H
H
X
L
Standby
Reset
X
X
X
X
X
X
High-Z
High-Z
X
X
X
X
H
L
H
H
H
H
X
X
X
X
Output Disable
H
H
X
X
X
X
H
H
H
X
X
Operation(Synchronous) -
Flash
CE#f1
L
H
L
H
CE#f2
H
L
H
L
CE#1pS_1
CE2pS_1
CE#1pS_2
CE2pS_2
H
L
H
H
H
L
H
H
OE#
WE#
Addr
DQ15-
DQ0
UB#
LB#
RESET#
WP#
ACC#
CLK(See
Note)
AVD#
Load Starting Burst
Adress
H
H
H
H
L
H
L
H
X
H
Valid
Data
X
X
H
H
H
Advance Burst Read to
Next Address
L
H
X
Data
X
X
H
H
H
H
Terminate current Burst
read cycle
"Terminate current Burst
read cycle via RESET#"
"Terminate current Burst
read cycle and start new
Burst read cycle"
H
H
H
H
H
H
X
H
X
High-Z
X
X
H
H
H
X
X
X
X
X
X
X
X
H
X
High-Z
X
X
L
H
H
X
X
L
H
H
L
H
L
X
H
Valid
Valid
X
X
H
H
H
H
L
H
H
H
H
Operation
(Asyncronous) - pSRAM
CE#f1
H
H
H
H
H
H
CE#f2
H
H
H
H
H
H
CE#1pS_1
CE2pS_1
CE#1pS_2
CE2pS_2
L
H
H
H
L
H
H
H
L
H
H
H
OE#
WE#
Addr
DQ15-
DQ0
UB#
LB#
RESET#
WP#
ACC#
CLK(See
Note)
AVD#
Read
H
L
H
L
H
L
H
H
H
H
H
H
L
H
Valid
Valid
L
L
H
H
H
X
H/L
Read (Page)
L
H
Valid
Valid
H/L
H/L
H
H
H
X
H/L
Write
H
L
Valid
Valid
L
L
H
H
H
X
*note
Write(Upper Byte)
H
H
L
H
H
H
H
L
Valid
Invalid(
DQ0-8)
Valid(DQ
9-15)
Valid(DQ
0-8)
Invalid(
DQ9-15)
High-Z
High-Z
X
L
H
H
H
H
X
*note
H
H
H
H
L
H
Write(Lower Byte)
H
H
L
H
H
H
H
L
Valid
H
L
H
H
H
X
*note
H
H
H
H
L
H
Standby
PowerDown
Output Disable
H
H
H
H
H
H
H
X
L
H
L
H
H
X
L
H
L
H
H
X
H
H
X
H
X
X
X
X
X
X
X
X
X
H
H
H
H
H
H
H
H
H
X
X
X
*note
X
*note
Operation(Syncronous) -
pSRAM
CE#f1
H
H
H
H
CE#f2
H
H
H
H
CE#1pS_1
CE2pS_1
CE#1pS_2
CE2pS_2
H
L
H
H
H
L
H
H
OE#
WE#
Addr
DQ15-
DQ0
UB#
LB#
RESET#
WP#
ACC#
CLK(See
Note)
AVD#
Load Starting Burst
Adress
H
H
H
H
H
L
H
L
X
H
Valid
Data
X
X
H
H
H
Advance Burst Read to
Next Address
L
H
X
Data
X
X
H
H
H
H
Terminate current Burst
read cycle
"Terminate current Burst
read cycle and start new
Burst read cycle"
H
H
H
H
H
H
X
H
X
High-Z
X
X
H
H
H
X
H
H
H
L
H
L
X
H
Valid
Valid
X
X
H
H
H
H
H
H
H
H
H
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S71WS512N80BFIZZ3 | Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512N80BFWZZ0 | Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512N80BFWZZ2 | Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512N80BFWZZ3 | Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512NA0BAEZZ0 | Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S71WS512N80BFIZZ3 | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512N80BFWZZ0 | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512N80BFWZZ2 | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512N80BFWZZ3 | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
| S71WS512NA0BAEZZ0 | 制造商:SPANSION 制造商全稱:SPANSION 功能描述:Stacked Multi-Chip Product (MCP) Flash Memory and pSRAM CMOS 1.8 Volt |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。