Semiconductor Group
I-8
2003-08
PEB 20560
Table of Contents
5.1.1.6.23
5.1.1.6.24
5.1.1.6.25
5.1.1.6.26
5.1.1.6.27
5.1.1.6.28
5.1.1.7
5.1.1.7.1
5.1.1.7.2
5.1.1.7.3
5.1.1.7.4
5.1.1.7.5
5.1.1.7.6
5.1.1.7.7
5.1.1.7.8
5.1.1.7.9
5.1.1.7.10
5.1.1.7.11
5.1.1.7.12
5.1.2
5.1.2.1
5.1.2.2
5.1.2.3
5.1.2.4
5.1.2.5
5.1.2.6
5.1.2.7
5.1.2.8
5.1.2.9
5.1.2.10
5.1.2.11
5.1.2.12
5.1.2.13
5.1.2.14
5.1.2.15
5.1.2.16
5.1.2.17
5.1.2.18
5.1.2.19
5.1.2.20
5.1.2.21
5.1.2.22
Page
Transmit Byte Count High (XBCH) . . . . . . . . . . . . . . . . . . . . . . . . 5-85
Time-Slot Assignment Register Transmit (TSAX) . . . . . . . . . . . . 5-85
Time-Slot Assignment Register Receive (TSAR) . . . . . . . . . . . . . 5-86
Transmit Channel Capacity Register (XCCR) . . . . . . . . . . . . . . . 5-86
Receive Channel Capacity Register (RCCR) . . . . . . . . . . . . . . . . 5-86
Version Status Register (VSTR) . . . . . . . . . . . . . . . . . . . . . . . . . . 5-87
D-Channel Arbiter Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-87
Arbiter Mode Register (AMO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-87
Arbiter State Register (ASTATE) . . . . . . . . . . . . . . . . . . . . . . . . . 5-88
Suspend Counter Value Register (SCV) . . . . . . . . . . . . . . . . . . . 5-88
D-Channel Enable Register IOM
-Port 0 (DCE0) . . . . . . . . . . . . 5-89
D-Channel Enable Register IOM
-Port 1 (DCE1) . . . . . . . . . . . . 5-89
D-Channel Enable Register IOM
-Port 2 (DCE2) . . . . . . . . . . . . 5-89
D-Channel Enable Register IOM
-Port 3 (DCE3) . . . . . . . . . . . . 5-89
Transmit D-Channel Address Register (XDC) . . . . . . . . . . . . . . . 5-90
Broadcast Group IOM
-Port 0 (BCG0) . . . . . . . . . . . . . . . . . . . . . 5-90
Broadcast Group IOM
-Port 1 (BCG1) . . . . . . . . . . . . . . . . . . . . . 5-90
Broadcast Group IOM
-Port 2 (BCG2) . . . . . . . . . . . . . . . . . . . . . 5-90
Broadcast Group IOM
-Port 3 (BCG3) . . . . . . . . . . . . . . . . . . . . . 5-91
SIDEC Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-91
Receive FIFO (RFIFO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-91
Transmit FIFO (XFIFO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-91
Interrupt Status Register (ISTA_A/B) . . . . . . . . . . . . . . . . . . . . . . . 5-92
Mask Register (MASK_A/B) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-92
Extended Interrupt Register (EXIR_A/B) . . . . . . . . . . . . . . . . . . . . 5-93
Command Register (CMDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-94
Mode Register (MODE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-96
Channel Configuration Register 1 (CCR1) . . . . . . . . . . . . . . . . . . . 5-97
Channel Configuration Register 2 (CCR2) . . . . . . . . . . . . . . . . . . . 5-98
Receive Length Check Register (RLCR) . . . . . . . . . . . . . . . . . . . . 5-99
Status Register (STAR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-99
Receive Status Register (RSTA) . . . . . . . . . . . . . . . . . . . . . . . . . 5-100
Receive HDLC-Control Register (RHCR) . . . . . . . . . . . . . . . . . . . 5-102
Transmit Address Byte 1 (XAD1) . . . . . . . . . . . . . . . . . . . . . . . . . 5-102
Transmit Address Byte 2 (XAD2) . . . . . . . . . . . . . . . . . . . . . . . . . 5-103
Receive Address Byte Low Register 1 (RAL1) . . . . . . . . . . . . . . . 5-103
Receive Address Byte Low Register 2 (RAL2) . . . . . . . . . . . . . . . 5-104
Receive Address Byte High Register 1 (RAH1) . . . . . . . . . . . . . . 5-104
Receive Address Byte High Register 2 (RAH2) . . . . . . . . . . . . . . 5-104
Receive Byte Count Low (RBCL) . . . . . . . . . . . . . . . . . . . . . . . . . 5-105
Receive Byte Count High (RBCH) . . . . . . . . . . . . . . . . . . . . . . . . 5-105
Time-Slot Assignment Register Transmit (TSAX) . . . . . . . . . . . . 5-105