- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄368145 > PSD304R Field Programmable Microcontroller Peripherals(可編程邏輯,無SRAM,19個可編程I/O,通用PLD有16個輸入) PDF資料下載
參數(shù)資料
| 型號： | PSD304R |
| 英文描述： | Field Programmable Microcontroller Peripherals(可編程邏輯,無SRAM,19個可編程I/O,通用PLD有16個輸入) |
| 中文描述： | 現(xiàn)場可編程微控制器外圍設(shè)備（可編程邏輯，無的SRAM，19余個可編程輸入/輸出，通用PLD的有16個輸入） |
| 文件頁數(shù)： | 26/127頁 |
| 文件大?。?/td> | 682K |
| 代理商： | PSD304R |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當(dāng)前第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁
PSD3XX Famly
2-26
Component
Signals
Contents
All = 1 (Note 23)
CS0–CS10
PAD
CSADIN, CSADOUT1,
CSADOUT2, CSIOPORT,
RS0, ES0 – ES7
n/a
n/a
n/a
n/a
All = 0 (Note 23)
Data register A
Direction register A
Data register B
Direction register B
0
0
0
0
NOTE:
23. All PAD outputs are in a non-active state.
Table 11.
Internal States
During and After
Reset Cycle
Signal
Configuration Mode
Condition
Input
Input
Input
Input
Low
Input
High
Tri-stated
Input
High
AD0/A0–AD7/A7
A8–A15
All
All
I/O
Tracking AD0/A0–AD7
Address outputs A0–A7
I/O
CS7–CS0 CMOS outputs
CS7–CS0 open drain outputs
Address inputs A16–A18
CS8–CS10 CMOS outputs
PA0–PA7)
(Port A)
PB0–PB7
(Port B)
PC0–PC2
(Port C)
Table 10.
Signal States
During Reset
Active
(RESET)
RESET
This is an asynchronous input pin that clears and initializes the PSD3XX. Reset polarity is
programmable (active low or active high). Whenever the PSD3XX reset input is driven
active for at least 100 ns, the chip is reset. The PSD3XX must be reset at power up before
it can be used. Tables 10 and 11 indicate the state of the part during and after reset.
For the PSD3XXL, reset is an asynchronous low signal only. Whenever the reset input is
driven low for at least 500 ns, the chip is reset. After reset becomes high, the chip will be
operational only after an additional 500 ns. See Figure 11. Note that during boot-up, the
part is not automatically reset internally and does require an external reset. Tables 10 and
11 indicate the state of the part during and after reset.
A19/CSI
When configured as CSI, a high on this pin deselects, and powers down, the chip.
A low on this pin puts the chip in normal operational mode. For PSD3XX states during the
power-down mode, see Tables 12 and 13, and Figure 12.
In A19 mode, the pin is an additional input to the PAD. It can be used as an address line
(CADLOG3 = 1) or as a general-purpose logic input (CADLOG3 = 0). A19 can be
configured as ALE dependent or as transparent input (see Table 8). In this mode, the chip
is always enabled.
Control Signals
(Cont.)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PSD311R | Field Programmable Microcontroller Peripherals(可編程邏輯,無SRAM,19個可編程I/O,通用PLD有12個輸入) |
| PSD314R | Field Programmable Microcontroller Peripherals(可編程邏輯,無SRAM,19個可編程I/O,通用PLD有16個輸入) |
| PSD302L | Field Programmable Microcontroller Peripherals(可編程邏輯,16K位SRAM,19個可編程I/O,通用PLD有16個輸入) |
| PSD303R | Field Programmable Microcontroller Peripherals(可編程邏輯,無SRAM,19個可編程I/O,通用PLD有16個輸入) |
| PSD304RL | Field Programmable Microcontroller Peripherals(可編程邏輯,無SRAM,19個可編程I/O,通用PLD有16個輸入) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PSD304R-12JI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Peripheral |
| PSD304R-12LI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Peripheral |
| PSD304R-12LM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Peripheral |
| PSD304R-12U | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Peripheral |
| PSD304R-12UI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Peripheral |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。