- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369995 > PF48F0P0VB00 (Intel Corp.) Intel StrataFlash Embedded Memory PDF資料下載
參數(shù)資料
| 型號： | PF48F0P0VB00 |
| 廠商： | Intel Corp. |
| 英文描述： | Intel StrataFlash Embedded Memory |
| 中文描述： | 英特爾StrataFlash嵌入式存儲器 |
| 文件頁數(shù)： | 37/102頁 |
| 文件大?。?/td> | 1609K |
| 代理商： | PF48F0P0VB00 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁當前第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁
1-Gbit P30 Family
Datasheet
Intel StrataFlash
Embedded Memory (P30)
Order Number: 306666, Revision: 001
April 2005
37
R101
t
AVVH
Address setup to ADV# high
10
-
ns
1
R102
t
ELVH
CE# low to ADV# high
10
-
ns
R103
t
VLQV
ADV# low to output valid
Vcc = 1.8 V
– 2.0 V
-
85
ns
Vcc = 1.7 V
– 2.0 V
-
88
R104
t
VLVH
ADV# pulse width low
10
-
ns
R105
t
VHVL
ADV# pulse width high
10
-
ns
R106
t
VHAX
Address hold from ADV# high
9
-
ns
1,4
R108
t
APA
Page address access
-
25
ns
1
R111
t
phvh
RST# high to ADV# high
30
-
ns
Clock Specifications
R200
f
CLK
CLK frequency
-
40
MHz
1,3,6
R201
t
CLK
CLK period
25
-
ns
R202
t
CH/CL
CLK high/low time
5
-
ns
R203
t
FCLK/RCLK
CLK fall/rise time
-
3
ns
Synchronous Specifications
R301
t
AVCH/L
Address setup to CLK
9
-
ns
1
R302
t
VLCH/L
ADV# low setup to CLK
9
-
ns
R303
t
ELCH/L
CE# low setup to CLK
9
-
ns
R304
t
CHQV
/ t
CLQV
CLK to output valid
-
20
ns
R305
t
CHQX
Output hold from CLK
3
-
ns
1,5
R306
t
CHAX
Address hold from CLK
10
-
ns
1,4,5
R307
t
CHTV
CLK to WAIT valid
-
20
ns
1,5
R311
t
CHVL
CLK Valid to ADV# Setup
3
-
ns
1
R312
t
CHTX
WAIT Hold from CLK
3
-
ns
1,5
NOTES:
1.
See
Figure 13, “AC Input/Output Reference Waveform” on page 33
for timing measurements and max allowable input
slew rate.
OE# may be delayed by up to t
ELQV
– t
GLQV
after CE#’s falling edge without impact to t
ELQV
.
Sampled, not 100% tested.
Address hold in synchronous burst mode is t
or t
VHAX
, whichever timing specification is satisfied first.
Applies only to subsequent synchronous reads.
See your local Intel representative for designs requiring higher than 40 MHz synchronous operation.
2.
3.
4.
5.
6.
Table 17.
AC Read Specifications for 256/512-Mbit and 1-Gbit Densities (Sheet 2 of 2)
Num
Symbol
Parameter
Speed
Min
Max
Unit
Notes
相關PDF資料 |
PDF描述 |
|---|---|
| PF48F2P0VB00 | Intel StrataFlash Embedded Memory |
| PF48F3P0VB00 | Intel StrataFlash Embedded Memory |
| PF48F4400P0VTQ0 | OSC 5V SMT 7X5 CMOS |
| PF48F4444PPVTQ0 | Intel StrataFlash Embedded Memory |
| PF48F0P0VTQ0 | Intel StrataFlash Embedded Memory |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| PF48F0P0VBQ0 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel StrataFlash Embedded Memory |
| PF48F0P0VT00 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel StrataFlash Embedded Memory |
| PF48F0P0VTQ0 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel StrataFlash Embedded Memory |
| PF48F0P0ZB00 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel StrataFlash Embedded Memory |
| PF48F0P0ZBQ0 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel StrataFlash Embedded Memory |
發(fā)布緊急采購，3分鐘左右您將得到回復。