參數(shù)資料
型號(hào): MQ80C52XXX-25
廠商: TEMIC SEMICONDUCTORS
元件分類: 微控制器/微處理器
英文描述: 8-BIT, MROM, 25 MHz, MICROCONTROLLER, CQFP44
文件頁數(shù): 12/198頁
文件大?。?/td> 4822K
代理商: MQ80C52XXX-25
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁當(dāng)前第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁
109
8111C–MCU Wireless–09/09
AT86RF231
9.3.3
Interrupt Handling
Access conflicts may occur when reading and writing data simultaneously at the two indepen-
dent ports of the Frame Buffer, TX/RX BBP and SPI. Both of these ports have their own address
counter that points to the Frame Buffer's current address.
Access violations occurs during concurrent Frame Buffer read or write accesses, when the SPI
port's address counter value becomes higher than or equal to that of TX/RX BBP port.
While receiving a frame, primarily the data needs to be stored in the Frame Buffer before read-
ing it. This can be ensured by accessing the Frame Buffer 32 s after IRQ_2 (RX_START) at the
earliest. When reading the frame data continuously the SPI data rate shall be lower than 250
kb/s to ensure no under run interrupt occurs. To avoid access conflicts and to simplify the Frame
Buffer read access Frame Buffer Empty indication may be used, for details refer to Section 11.7
While transmitting an access violation occurs during a Frame Buffer write access, when the SPI
port's address counter value becomes less than or equal to that of TX BBP port.
Both these access violations may cause data corruption and are indicated by IRQ_6 (TRX_UR)
interrupt when using the Frame Buffer access mode. Access violations are not indicated when
using the SRAM access mode.
Notes
Interrupt IRQ_6 (TRX_UR) is valid 64 s after IRQ_2 (RX_START). The occurrence of the
interrupt can be disregarded when reading the first byte of the Frame Buffer between 32 s
and 64 s after the RX_START interrupt.
If a Frame Buffer read access is not finished until a new frame is received, a TRX_UR
interrupt occurs. Nevertheless the old frame data can be read, if the SPI data rate is higher
than the effective PHY data rate. A minimum SPI clock rate of 1 MHz is recommended in this
case. Finally, the microcontroller should check the integrity of the transferred frame data by
calculating the FCS.
When writing data to the Frame Buffer during frame transmission, the SPI data rate shall be
higher than the PHY data rate to ensure no under run interrupt. The first byte of the PSDU
data must be available in the Frame Buffer before SFD transmission is complete, which takes
176 s (16 s PA ramp up + 160 s SHR) from the rising edge of SLP_TR pin (see Figure 7-
相關(guān)PDF資料
PDF描述
MD80C52EXXX-20SB 8-BIT, MROM, 20 MHz, MICROCONTROLLER, CDIP40
MD80C52EXXX-16SBD 8-BIT, MROM, 16 MHz, MICROCONTROLLER, CDIP40
MD80C52EXXX-20SB 8-BIT, MROM, 20 MHz, MICROCONTROLLER, CDIP40
MQ80C32E-36SC 8-BIT, 36 MHz, MICROCONTROLLER, CQFP44
MR80C52XXX-20:R 8-BIT, MROM, 20 MHz, MICROCONTROLLER, CQCC44
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MQ82370-20 制造商:Rochester Electronics LLC 功能描述:- Bulk
MQ8238020 制造商:Intel 功能描述:CONTROLLER: OTHER
MQ82380-20 制造商:Rochester Electronics LLC 功能描述:- Bulk
MQ82380-20/R 制造商:Rochester Electronics LLC 功能描述:
MQ82592 制造商:Rochester Electronics LLC 功能描述:- Bulk