- 您現在的位置：買賣IC網 > PDF目錄69032 > MCIMX31LDVKN5D (FREESCALE SEMICONDUCTOR INC) 32-BIT, 532 MHz, MICROPROCESSOR, PBGA457 PDF資料下載
參數資料
| 型號： | MCIMX31LDVKN5D |
| 廠商： | FREESCALE SEMICONDUCTOR INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, 532 MHz, MICROPROCESSOR, PBGA457 |
| 封裝： | 14 X 14 MM, 0.50 MM PITCH, ROHS COMPLIANT, PLASTIC, MAPBGA-457 |
| 文件頁數： | 71/118頁 |
| 文件大小： | 1083K |
| 代理商： | MCIMX31LDVKN5D |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁當前第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁
MCIMX31/MCIMX31L Technical Data, Rev. 4.3
56
Freescale Semiconductor
Electrical Characteristics
4.3.14.2.2
Gated Clock Mode
The SENSB_VSYNC, SENSB_HSYNC, and SENSB_PIX_CLK signals are used in this mode. See
Figure 42. Gated Clock Mode Timing Diagram
A frame starts with a rising edge on SENSB_VSYNC (all the timings correspond to straight polarity of the
corresponding signals). Then SENSB_HSYNC goes to high and hold for the entire line. Pixel clock is
valid as long as SENSB_HSYNC is high. Data is latched at the rising edge of the valid pixel clocks.
SENSB_HSYNC goes to low at the end of line. Pixel clocks then become invalid and the CSI stops
receiving data from the stream. For next line the SENSB_HSYNC timing repeats. For next frame the
SENSB_VSYNC timing repeats.
4.3.14.2.3
Non-Gated Clock Mode
The timing is the same as the gated-clock mode (described in Section 4.3.14.2.2, “Gated Clock Mode”),
except for the SENSB_HSYNC signal, which is not used. See Figure 43. All incoming pixel clocks are
valid and will cause data to be latched into the input FIFO. The SENSB_PIX_CLK signal is inactive (states
low) until valid data is going to be transmitted over the bus.
Figure 43. Non-Gated Clock Mode Timing Diagram
SENSB_VSYNC
SENSB_HSYNC
SENSB_PIX_CLK
SENSB_DATA[9:0]
invalid
1st byte
n+1th frame
invalid
1st byte
nth frame
Active Line
Start of Frame
SENSB_VSYNC
SENSB_PIX_CLK
SENSB_DATA[7:0]
invalid
1st byte
n+1th frame
invalid
1st byte
nth frame
Start of Frame
相關PDF資料 |
PDF描述 |
|---|---|
| MCIMX31LCJKN5D | 32-BIT, 532 MHz, MICROPROCESSOR, PBGA457 |
| MCIMX512DVK8C | SPECIALTY MICROPROCESSOR CIRCUIT, PBGA625 |
| MCIMX511DVK8C | SPECIALTY MICROPROCESSOR CIRCUIT, PBGA625 |
| MCIMX513DVK8C | SPECIALTY MICROPROCESSOR CIRCUIT, PBGA625 |
| MCIMX514AJM6C | SPECIALTY MICROPROCESSOR CIRCUIT, PBGA529 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| MCIMX31LDVKN5DR2 | 功能描述:處理器 - 專門應用 2.0.1 CONSUMER LITE RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數據總線寬度:32 bit 最大時鐘頻率:1 GHz 指令/數據緩存: 數據 RAM 大小:128 KB 數據 ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風格:SMD/SMT 封裝 / 箱體:MAPBGA-432 |
| MCIMX31LDVMN5D | 功能描述:處理器 - 專門應用 2.0.1 CONSUMER LITE RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數據總線寬度:32 bit 最大時鐘頻率:1 GHz 指令/數據緩存: 數據 RAM 大小:128 KB 數據 ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風格:SMD/SMT 封裝 / 箱體:MAPBGA-432 |
| MCIMX31LDVMN5DR2 | 功能描述:處理器 - 專門應用 2.0.1 CONSUMER LITE RoHS:否 制造商:Freescale Semiconductor 類型:Multimedia Applications 核心:ARM Cortex A9 處理器系列:i.MX6 數據總線寬度:32 bit 最大時鐘頻率:1 GHz 指令/數據緩存: 數據 RAM 大小:128 KB 數據 ROM 大小: 工作電源電壓: 最大工作溫度:+ 95 C 安裝風格:SMD/SMT 封裝 / 箱體:MAPBGA-432 |
| MCIMX31LITEKIT | 制造商:Freescale Semiconductor 功能描述:I.MX31 LITE KIT 制造商:Rochester Electronics LLC 功能描述: 制造商:Freescale Semiconductor 功能描述:EVAL BOARD FOR 1.MX31 MPV 制造商:Freescale Semiconductor 功能描述:MX31 Lite Kit: High-performance application development kit, Silicon Manufacture |
| MCIMX31LITEKITC | 功能描述:開發(fā)板和工具包 - ARM I.MX31 LITE KIT RoHS:否 制造商:Arduino 產品:Development Boards 工具用于評估:ATSAM3X8EA-AU 核心:ARM Cortex M3 接口類型:DAC, ICSP, JTAG, UART, USB 工作電源電壓:3.3 V |
發(fā)布緊急采購，3分鐘左右您將得到回復。