
MC68HC05C9A — Rev. 5.0
Advance Information
MOTOROLA
List of Figures
15
N
O
N-D
I
SC
L
O
SU
R
E
AG
R
EEMENT
R
E
Q
U
IR
ED
Advance Information — MC68HC05C9A
List of Figures
Figure
Title
Page
1-1
Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
1-2
Option Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
1-3
40-Pin PDIP Pin Assignments . . . . . . . . . . . . . . . . . . . . . . . . . 23
1-4
42-Pin SDIP Pin Assignments . . . . . . . . . . . . . . . . . . . . . . . . . 24
1-5
44-Lead PLCC Pin Assignments . . . . . . . . . . . . . . . . . . . . . . . 25
1-6
44-Pin QFP Pin Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . 26
2-1
Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
2-2
I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
2-3
Input/Output Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
3-1
Programming Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
3-2
Interrupt Stacking Order . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
4-1
Interrupt Flowchart . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
5-1
Reset Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
5-2
Power-On Reset and RESET . . . . . . . . . . . . . . . . . . . . . . . . . . 49
5-3
COP Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .50
5-4
COP Reset Register (COPRST). . . . . . . . . . . . . . . . . . . . . . . .51
5-5
COP Control Register (COPCR). . . . . . . . . . . . . . . . . . . . . . . .52
6-1
Stop Recovery Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . .56
7-1
Port A I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
7-2
Port B I/O Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
8-1
Capture/Compare Timer Block Diagram. . . . . . . . . . . . . . . . . . 62
8-2
Timer Control Register (TCR). . . . . . . . . . . . . . . . . . . . . . . . . . 64
8-3
Timer Status Register (TSR) . . . . . . . . . . . . . . . . . . . . . . . . . . 66
8-4
Timer Registers (TRH and TRL). . . . . . . . . . . . . . . . . . . . . . . .67
8-5
Alternate Timer Registers (ATRH and ATRL). . . . . . . . . . . . . . 68
8-6
Input Capture Registers (ICRH and ICRL) . . . . . . . . . . . . . . . . 69
8-7
Output Compare Registers (OCRH and OCRL) . . . . . . . . . . . . 70