List of Figures
MC68HC08AB16A
—
Rev. 2.0
Technical Data
MOTOROLA
List of Figures
25
Figure
Title
Page
16-1
16-2
16-3
16-4
16-5
16-6
16-7
16-8
16-9
16-10 Clearing SPRF When OVRF Interrupt Is Not Enabled . . . . . .286
16-11 SPI Interrupt Request Generation . . . . . . . . . . . . . . . . . . . . .289
16-12 CPHA/SS Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .294
16-13 SPI Control Register (SPCR) . . . . . . . . . . . . . . . . . . . . . . . . .296
16-14 SPI Status and Control Register (SPSCR). . . . . . . . . . . . . . .298
16-15 SPI Data Register (SPDR) . . . . . . . . . . . . . . . . . . . . . . . . . . .301
SPI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .273
SPI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . .274
Full-Duplex Master-Slave Connections . . . . . . . . . . . . . . . . .275
Transmission Format (CPHA = 0) . . . . . . . . . . . . . . . . . . . . .279
CPHA/SS Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .279
Transmission Format (CPHA = 1) . . . . . . . . . . . . . . . . . . . . .280
Transmission Start Delay (Master). . . . . . . . . . . . . . . . . . . . .282
SPRF/SPTE CPU Interrupt Timing. . . . . . . . . . . . . . . . . . . . .283
Missed Read of Overflow Condition . . . . . . . . . . . . . . . . . . . .285
17-1
17-2
17-3
17-4
17-5
17-6
17-7
17-8
17-9
17-10 Port C I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .314
17-11 Port D Data Register (PTD) . . . . . . . . . . . . . . . . . . . . . . . . . .315
17-12 Data Direction Register D (DDRD). . . . . . . . . . . . . . . . . . . . .316
17-13 Port D I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .316
17-14 Port D Input Pullup Enable Register (PTDPUE). . . . . . . . . . .317
17-15 Port E Data Register (PTE) . . . . . . . . . . . . . . . . . . . . . . . . . .318
17-16 Data Direction Register E (DDRE) . . . . . . . . . . . . . . . . . . . . .320
17-17 Port E I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .320
17-18 Port F Data Register (PTF). . . . . . . . . . . . . . . . . . . . . . . . . . .321
17-19 Data Direction Register F (DDRF) . . . . . . . . . . . . . . . . . . . . .322
17-20 Port F I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .323
I/O Port Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .304
Port A Data Register (PTA) . . . . . . . . . . . . . . . . . . . . . . . . . .308
Data Direction Register A (DDRA) . . . . . . . . . . . . . . . . . . . . .308
Port A I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .309
Port B Data Register (PTB) . . . . . . . . . . . . . . . . . . . . . . . . . .310
Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . . . .311
Port B I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .311
Port C Data Register (PTC) . . . . . . . . . . . . . . . . . . . . . . . . . .312
Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . . . .313