- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98012 > MC68HC05JB4DWR2 (MOTOROLA INC) 8-BIT, MROM, 3 MHz, MICROCONTROLLER, PDSO28 PDF資料下載
參數(shù)資料
| 型號： | MC68HC05JB4DWR2 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, MROM, 3 MHz, MICROCONTROLLER, PDSO28 |
| 封裝： | SOIC-28 |
| 文件頁數(shù)： | 64/134頁 |
| 文件大?。?/td> | 1305K |
| 代理商： | MC68HC05JB4DWR2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁當前第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁
February 24, 1999
GENERAL RELEASE SPECIFICATION
MC68HC05JB4
INTERRUPTS
MOTOROLA
REV 2
4-5
The IRQE enable bit controls whether an active IRQF ag can generate an IRQ
interrupt sequence. This interrupt is serviced by the interrupt service routine
located at the address specied by the contents of $1FFA and $1FFB.
If IRQF is set, the only way to clear this ag is by writing a logic one to the IRQR
acknowledge bit in the ICSR. As long as the output state of the IRQF ag bit is
active the CPU will continuously re-enter the IRQ interrupt sequence until the
active state is removed or the IRQE enable bit is cleared.
Figure 4-3. External Interrupt (IRQ) Logic
4.5.2 External Interrupt IRQ2
The IRQ2/PA4 pin provides an asynchronous interrupt to the CPU. When a nega-
tive-edge is detected by the schmitt trigger input, an IRQ2 interrupt will be gener-
ated if the IRQ2E-bit in the ICSR register is set. This interrupt is serviced by the
interrupt service routine located at the address specied by the contents of $1FFA
and $1FFB. A block diagram of the IRQ2 function is shown in Figure 4-4.
IRQ
LATCH
VDD
RST
IRQ VECTOR FETCH
IRQ STATUS/CONTROL REGISTER
EXTERNAL
INTERRUPT
REQUEST
IRQE
IRQF
IRQR
INTERNAL DATA BUS
TO BIH & BIL
INSTRUCTION
PROCESSING
R
IRQ Level
(Mask Option)
PA0
PA1
PA2
PA3
Port A External Interrupt
(Mask Option)
相關PDF資料 |
PDF描述 |
|---|---|
| MC68HC705JB4DWR2 | 8-BIT, OTPROM, 3 MHz, MICROCONTROLLER, PDSO28 |
| MC68HC05L11PU | 8-BIT, MROM, 3.69 MHz, MICROCONTROLLER, PQFP100 |
| MC68HC05P7P | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDIP28 |
| MC68HC05SB7 | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDSO28 |
| MC68HC705SB7 | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PDSO28 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC05JJ6 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:General Release Specification Microcontrollers |
| MC68HC05JJ6CDW | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:General Release Specification Microcontrollers |
| MC68HC05JJ6CDWE | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:General Release Specification Microcontrollers |
| MC68HC05JJ6CP | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:General Release Specification Microcontrollers |
| MC68HC05JJ6CPE | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:General Release Specification Microcontrollers |
發(fā)布緊急采購，3分鐘左右您將得到回復。