- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄67965 > MC68322FT25 (MOTOROLA INC) 32-BIT, 25 MHz, RISC PROCESSOR, PQFP160 PDF資料下載
參數(shù)資料
| 型號(hào)： | MC68322FT25 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, 25 MHz, RISC PROCESSOR, PQFP160 |
| 封裝： | PLASTIC, QFP-160 |
| 文件頁數(shù)： | 157/293頁 |
| 文件大?。?/td> | 1002K |
| 代理商： | MC68322FT25 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁當(dāng)前第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁
Introduction
1-6
MC68322 USER’S MANUAL
MOTOROLA
1.2.5 DRAM Controller
The MC68322 provides a fully integrated bursting DRAM controller containing six DRAM
banks of varying programmable sizes and locations. They can be located contiguously or
disjointedly, as required by the operating environment. The DRAM controller multiplexes
addresses to provide up to 8M of DRAM address space per bank. The timing parameters
for each DRAM bank are preprogrammed to provide a 3-, 4-, or 5-clock access from industry
standard fast-page mode DRAMs. On reset, all DRAM banks are disabled. Additionally, the
DRAM controller provides a separate 16-bit DRAM data path and a write enable signal for
a glueless DRAM interface. DRAM refresh cycles are carried out with CAS before RAS
refresh cycles. The DRAM refresh rate is fully programmable and the controller performs
refreshes from system reset until it is initialized.
1.2.6 DMA Interface
The DMA interface contains two DMA controllers—a single-ended general-purpose DMA
(GDMA) and a dedicated parallel port interface DMA (PDMA) controller. The DMA interface
can be programmed to transfer data from a high-speed I/O peripheral to DRAM with minimal
intervention from the core.
1.2.7 Parallel Port Interface
The MC68322 contains a direct, IEEE 1284 Level 2 compliant, bidirectional 8-bit PPI. The
PPI supports four IEEE 1284 communications modes—compatibility (Centronics), nibble,
byte, and enhanced capabilities port (ECP). It also fully supports all variants of these modes,
including device ID requests and run-length encoded data compression. The PPI contains
specialized hardware to provide automatic handshaking during forward data transfers.
When hardware handshaking is used in conjunction with the PDMA, transfer rates as high
as 2M/sec and up can be achieved in the ECP forward mode. The hardware handshaking
can also be completely disabled for the software to directly control the parallel port interface
signals and support new protocols. Control and data signals provide a glueless interface to
the parallel port.
1.3 INTERNAL MEMORY MAP
The MC68322 uses memory-mapped registers that occupy 4K of memory space. With these
registers the hardware configuration and timing can be set, the status information can be
read, and the PVC, RGP, DMA, and PPI interfaces can be controlled. All registers can be
written and read, except for a few read-only and write-only registers that are noted. For more
information about each register, see its corresponding module’s section. Appendix C
Memory-Mapped Register Summary discusses all the registers and their location in
memory during power-up.
Register operations are implemented within one MC68322 bus cycle for both read and write
operations and are completed without asserting any wait states. The registers should only
be read and/or written as 16-bit words. All register addresses are on word boundaries. The
MC68322 powers up with a 16M memory map with the registers occupying the upper 4K of
the 16M of memory space. They are located at address range 0x00FFF000 through
0x00FFFFFF. The MC68322 memory map for a 16M memory space is illustrated in
Figure 1-3.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68322FT20 | 32-BIT, 20 MHz, RISC PROCESSOR, PQFP160 |
| MC68322FT16 | 32-BIT, 16.667 MHz, RISC PROCESSOR, PQFP160 |
| MC68330FC16 | 32-BIT, 16.78 MHz, MICROPROCESSOR, PQFP132 |
| MC68332AMPV16 | 32-BIT, 16.78 MHz, MICROCONTROLLER, PQFP144 |
| MC68332GMPV20 | 32-BIT, 20.97 MHz, MICROCONTROLLER, PQFP144 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68322UM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Printer Processor |
| MC68328 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall |
| MC68328P | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall |
| MC68328UM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall |
| MC68330 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。