- 您現(xiàn)在的位置：買賣IC網 > PDF目錄45211 > MC68307CFG16 (MOTOROLA INC) 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 PDF資料下載
參數(shù)資料
| 型號： | MC68307CFG16 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 |
| 封裝： | PLASTIC, QFP-100 |
| 文件頁數(shù)： | 227/264頁 |
| 文件大小： | 949K |
| 代理商： | MC68307CFG16 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁當前第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁
Bus Operation
MOTOROLA
MC68307 USER’S MANUAL
3-27
3.4 BUS ERROR AND HALT OPERATION
In a bus architecture that requires a handshake from an external device, such as the asyn-
chronous bus used in the M68000 family, the handshake may not always occur. A bus mon-
itor is provided to terminate a bus cycle in error when the expected signal is not asserted.
Different systems and different devices within the same system require different maximum-
response times. This internal circuitry asserts the internal EC000 core bus error signal after
the appropriate delay following the assertion of address strobe.
3.4.1 Bus Error Operation
When the bus error condition is recognized, the current bus cycle is terminated in S7 for a
read cycle, a write cycle, or the read portion of a read-modify-write cycle. For the write por-
tion of a read-modify-write cycle, the current bus cycle is terminated in S19.
After the aborted bus cycle is terminated, the processor enters exception processing for the
bus error exception. During the exception processing sequence, the following information is
placed on the supervisor stack:
1. Status register
2. Program counter (two words, which may be up to five words past the instruction being
executed)
3. Error information
The first two items are identical to the information stacked by any other exception. The
EC000 core stacks bus error information to help determine and to correct the error.
After the processor has placed the required information on the stack, the bus error exception
vector is read from vector table entry 2 (offset $08) and placed in the program counter. The
processor resumes execution at the address in the vector, which is the first instruction in the
bus error handler routine. Refer to Figure 3-26 for an example bus error timing diagram.
發(fā)布緊急采購，3分鐘左右您將得到回復。