- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄377925 > MB90F372 (Fujitsu Limited) 16-bit Proprietary Microcontroller PDF資料下載
參數(shù)資料
| 型號(hào)： | MB90F372 |
| 廠商： | Fujitsu Limited |
| 英文描述： | 16-bit Proprietary Microcontroller |
| 中文描述： | 16位微控制器專(zhuān)有 |
| 文件頁(yè)數(shù)： | 101/140頁(yè) |
| 文件大?。?/td> | 650K |
| 代理商： | MB90F372 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)當(dāng)前第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)
MB90370/375 Series
101
22. DTP/External interrupts
The DTP (Data Transfer Peripheral) /external interrupt circuit is activated by the signal supplied to a DTP/external
interrupt pin. The CPU accepts the signal using the same as procedure used for normal hardware interrupts
and generates external interrupts or activates the extended intelligent I/O service (EI
2
OS) .
Features of DTP/External interrupt :
Total 6 external interrupt channels
Two request levels (“H” and “L”) are provided for the intelligent I/O service.
Four request levels (rise/fall edge, fall edge, “H” level and “L” level) are provided for external interrupt requests .
(1) Register configuration
DTP/Interrupt Source Register
DTP/Interrupt Enable Register
Request Level Setting Register (Upper)
Request Level Setting Register (Lower)
Bit number
EIRR
Address : 000027
H
Read/write
Initial value
Bit number
ENIR
Address : 000026
H
Read/write
Initial value
Bit number
ELVRH
Address : 000029
H
Read/write
Initial value
Bit number
ELVRL
Address : 000028
H
Read/write
Initial value
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
15
14
13
12
11
10
9
8
ER5
ER4
ER3
ER2
ER1
ER0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
7
6
5
4
3
2
1
0
EN5
EN4
EN3
EN2
EN1
EN0
R/W
0
R/W
0
R/W
0
R/W
0
15
14
13
12
11
10
9
8
LB5
LA5
LB4
LA4
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
R/W
0
7
6
5
4
3
2
1
0
LA3
R/W
0
LB3
LB2
LA2
LB1
LA1
LB0
LA0
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。