- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369886 > LXT9761 Interface IC PDF資料下載
參數(shù)資料
| 型號： | LXT9761 |
| 英文描述： | Interface IC |
| 中文描述： | 接口IC |
| 文件頁數(shù)： | 58/68頁 |
| 文件大?。?/td> | 1177K |
| 代理商： | LXT9761 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁當(dāng)前第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁
LXT9784
—
Low-Power Octal PHY
58
Datasheet
4.5
Reset Timing Parameters
Figure 24. SMII Timing Parameters
Table 39. SMII Interface Timing Parameters
Parameter
Symbol
Min
Typ
Max
Units
Condition
TXD setup to MCLK rising edge
T64 (T
SMSU
)
1.5
ns
TXD hold from MCLK rising edge
T65 (T
SMHD
)
1
ns
RXD min. Valid time
T66 (T
SMVLM
)
2
ns
RXD max. Valid time
T66a (T
SMVLx
)
5
ns
Figure 25. Reset Timing Parameters
Table 40. Reset Timing Parameters
Parameter
Symbol
Min
Typ
Max
Units
Condition
Reset pulse width
T58 (T
RST_WID
)
500
μ
s
Power Up to falling edge of Reset
T59 (T
POP_RST
)
1000
μ
s
MCLK
T64
T65
Data Invalid
Data Valid
Data Invalid
TXD
T66a
RXD
Previous Data Valid
Output
Data
Invalid
Data Valid
Input
T66
Power Up (Vcc)
RESET
T59
T58
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LXT9761HC | LAN TRANSCEIVER|HEX|QFP|208PIN|PLASTIC |
| LXT9762 | Interface IC |
| LXT9762HC | LAN TRANSCEIVER|HEX|QFP|208PIN|PLASTIC |
| LXT9781 | Interface IC |
| LXT9781BC | LAN TRANSCEIVER|OCTAL|BGA|272PIN|PLASTIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LXT9761HC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LAN TRANSCEIVER|HEX|QFP|208PIN|PLASTIC |
| LXT9762 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Fast Ethernet 10/100 Multi-Port Transceiver with Serial MII |
| LXT9762HC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LAN TRANSCEIVER|HEX|QFP|208PIN|PLASTIC |
| LXT9763 | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Fast Ethernet 10/100 Hex Transceiver with Full MII |
| LXT9763HC | 制造商:LEVEL_ONE 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。