參數(shù)資料
型號(hào): LSI53C825AE
英文描述: LSI53C825AE single-chip PCI-SCSI controller
中文描述: LSI53C825AE單芯片的PCI - SCSI控制器
文件頁(yè)數(shù): 81/166頁(yè)
文件大?。?/td> 1330K
代理商: LSI53C825AE
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)當(dāng)前第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)
SAF-TE Module
3-33
3.4.2.3 Firmware Update
To upload new firmware to the serial EEPROM, which is attached to the
LSI53C040 chip by using a TWS bus, requires that the
CODE_LOAD_ENABLED
option be set during compilation of the
SAF-TE source code. A successful upload of new firmware requires:
Step 1.
Transfer of the new firmware using the SCSI bus to the external
data memory on the LSI53C040 board.
Step 2.
Transfer of the firmware from the external data memory over
the TWS bus to the serial EEPROM.
Step 3.
Error verification.
Step 4.
Updating of the serial EEPROM tables.
Step 5.
LSI53C040 chip reset.
Target Operations during a Code Load
Uploads of code to the serial EEPROM consist of a SCSI transfer
between the Host and the Target’s external memory followed by multiple
transfers from external memory through the TWS bus to the EEPROM.
The global variables are
cl_status
,
cl_addr
, and
cl_byte_count
. These
variables contain the control information used to pass data from the SCSI
code load subroutine (
do_code_load
)
to the background process that
transfers data over the TWS bus (
background_code_load
). The
variables are described below:
cl_status
specifies the (current) status of the TWS bus. See
Table 3.9
.
cl_addr
is the EEPROM address to write the data. Set to the
address in bytes 4 & 5 of a Mode 4 write buffer CDB
(
do_code_load
)
. See
Table 3.10
.
cl_byte_count
is the number of bytes to write to the EEPROM or
the action to implement. The values of this variable and the resulting
action are listed in
Table 3.11
.
相關(guān)PDF資料
PDF描述
LSI53C860 LSI53C860 PCI to Ultra SCSI I/O Processor technical manual v2.1 4/01
LSI53C860E Controller Miscellaneous - Datasheet Reference
LSI53C875A LSI53C875A PCI to Ultra SCSI Controller technical manual v2.0 12/00
LSI53C875E LSI53C875E PCI-single channel Ultra SCSI controller
LSI53C895 LSI53C895 PCI to Ultra2 SCSI I/O Processor with LVD Link Universal Transceivers technical manual v3.2 12/00
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LSI53C825AJ-160QFP 制造商:LSI Corporation 功能描述:
LSI53C860 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LSI53C860 PCI to Ultra SCSI I/O Processor technical manual v2.1 4/01
LSI53C860E 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Controller Miscellaneous - Datasheet Reference
LSI53C875/875E 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LSI53C875/875E PCI to Ultra SCSI I/O Processor technical manual v4.1 3/01
LSI53C875-160QFP-LEADFREE 制造商:LSI Corporation 功能描述: