- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369841 > LSI53C810AE LSI53C810AE single-chip PCI-SCSI controller PDF資料下載
參數(shù)資料
| 型號： | LSI53C810AE |
| 英文描述： | LSI53C810AE single-chip PCI-SCSI controller |
| 中文描述： | LSI53C810AE單芯片的PCI - SCSI控制器 |
| 文件頁數(shù)： | 81/166頁 |
| 文件大小： | 1330K |
| 代理商： | LSI53C810AE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁當前第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁
SAF-TE Module
3-33
3.4.2.3 Firmware Update
To upload new firmware to the serial EEPROM, which is attached to the
LSI53C040 chip by using a TWS bus, requires that the
CODE_LOAD_ENABLED
option be set during compilation of the
SAF-TE source code. A successful upload of new firmware requires:
Step 1.
Transfer of the new firmware using the SCSI bus to the external
data memory on the LSI53C040 board.
Step 2.
Transfer of the firmware from the external data memory over
the TWS bus to the serial EEPROM.
Step 3.
Error verification.
Step 4.
Updating of the serial EEPROM tables.
Step 5.
LSI53C040 chip reset.
Target Operations during a Code Load
Uploads of code to the serial EEPROM consist of a SCSI transfer
between the Host and the Target’s external memory followed by multiple
transfers from external memory through the TWS bus to the EEPROM.
The global variables are
cl_status
,
cl_addr
, and
cl_byte_count
. These
variables contain the control information used to pass data from the SCSI
code load subroutine (
do_code_load
)
to the background process that
transfers data over the TWS bus (
background_code_load
). The
variables are described below:
cl_status
specifies the (current) status of the TWS bus. See
Table 3.9
.
cl_addr
is the EEPROM address to write the data. Set to the
address in bytes 4 & 5 of a Mode 4 write buffer CDB
(
do_code_load
)
. See
Table 3.10
.
cl_byte_count
is the number of bytes to write to the EEPROM or
the action to implement. The values of this variable and the resulting
action are listed in
Table 3.11
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LSI53C825AE | LSI53C825AE single-chip PCI-SCSI controller |
| LSI53C860 | LSI53C860 PCI to Ultra SCSI I/O Processor technical manual v2.1 4/01 |
| LSI53C860E | Controller Miscellaneous - Datasheet Reference |
| LSI53C875A | LSI53C875A PCI to Ultra SCSI Controller technical manual v2.0 12/00 |
| LSI53C875E | LSI53C875E PCI-single channel Ultra SCSI controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LSI53C825A/825AE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LSI53C825A/825AE PCI to Ultra SCSI I/O Processor technical manual v3.1 1/01 |
| LSI53C825A-160QFP | 制造商:LSI Corporation 功能描述: |
| LSI53C825AE | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LSI53C825AE single-chip PCI-SCSI controller |
| LSI53C825AJ-160QFP | 制造商:LSI Corporation 功能描述: |
| LSI53C860 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:LSI53C860 PCI to Ultra SCSI I/O Processor technical manual v2.1 4/01 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。