- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377639 > LFX1200B-3F900C (Lattice Semiconductor Corporation) The ispXPGA architecture PDF資料下載
參數(shù)資料
| 型號： | LFX1200B-3F900C |
| 廠商： | Lattice Semiconductor Corporation |
| 英文描述： | The ispXPGA architecture |
| 中文描述： | 在ispXPGA架構 |
| 文件頁數(shù)： | 28/89頁 |
| 文件大小： | 941K |
| 代理商： | LFX1200B-3F900C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當前第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁
Lattice Semiconductor
ispXPGA Family Data Sheet
28
ispXPGA PIC Timing Parameters
Reset/Set
t
LASSRO
t
LASSRPW
t
LASSRR
t
LSSR_S
t
LSSR_H
1. t
LCTHRUL
quoted bit by bit.
Asynchronous Set/Reset to Output
—
1.17
—
1.35
ns
Asynchronous Set/Reset Pulse Width
—
4.50
—
5.18
ns
Asynchronous Set/Reset Recovery
—
0.55
—
0.63
ns
Synchronous Set/Reset Setup Time
-0.03
—
-0.03
—
ns
Synchronous Set/Reset Hold Time
0.03
—
0.03
—
ns
Timing v.2.0
Parameter
Description
-4
-3
Units
Min.
Max.
Min.
Max.
Register/Latch Delays
t
IO_CO
t
IO_S
t
IO_H
t
IOCE_S
t
IOCE_H
t
IO_GO
t
IOL_S
t
IOL_H
t
IOLPD
t
IOASRO
t
IOASRPW
t
IOASRR
Input/Output Delays
Register Clock to Output Delay
—
1.09
—
1.25
ns
Register Setup Time (Data before Clock)
0.05
—
0.06
—
ns
Register Hold Time (Data after Clock)
0.06
—
0.07
—
ns
Register Clock Enable Setup Time
-0.03
—
-0.03
—
ns
Register Clock Enable Hold Time
0.13
—
0.15
—
ns
Latch Gate to Output Delay
—
0.91
—
1.05
ns
Latch Setup Time
0.05
—
0.06
—
ns
Latch Hold Time
0.06
—
0.07
—
ns
Latch Propagation Delay (Transparent Mode)
—
0.10
—
0.12
ns
Asynchronous Set/Reset to Output
—
1.26
—
1.45
ns
Asynchronous Set/Reset Pulse Width
—
4.50
—
5.18
ns
Asynchronous Set/Reset Recovery Time
—
0.25
—
0.29
ns
t
IOBUF
t
IOIN
t
IOEN
t
IODIS
t
IOFT
Output Buffer Delay
—
1.06
—
1.22
ns
Input Buffer Delay
—
0.76
—
0.87
ns
Output Enable Delay
—
0.56
—
0.64
ns
Output Disable Delay
—
-0.10
—
-0.09
ns
Feed-thru Delay
—
0.20
—
0.23
ns
Timing v.2.0
ispXPGA PFU Timing Parameters (Continued)
Over Recommended Operating Conditions
Parameter
Description
-4
-3
Units
Min.
Max.
Min.
Max.
相關PDF資料 |
PDF描述 |
|---|---|
| LFX1200B-03F900I | The ispXPGA architecture |
| LFX1200B-04F900C | The ispXPGA architecture |
| LFX1200C-4F900C | The ispXPGA architecture |
| LFX125B-4F900C | The ispXPGA architecture |
| LFX200B-4F900C | The ispXPGA architecture |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| LFX1200B-3F900I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:The ispXPGA architecture |
| LFX1200B-3FE680C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX1200B-3FE680I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX1200B-3FH516C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX1200B-3FH516I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
發(fā)布緊急采購，3分鐘左右您將得到回復。