- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377635 > LFECP33E-3F256I (Lattice Semiconductor Corporation) LatticeECP/EC Family Data Sheet PDF資料下載
參數(shù)資料
| 型號(hào)： | LFECP33E-3F256I |
| 廠商： | Lattice Semiconductor Corporation |
| 英文描述： | LatticeECP/EC Family Data Sheet |
| 中文描述： | LatticeECP / EC的系列數(shù)據(jù)手冊(cè) |
| 文件頁(yè)數(shù)： | 50/117頁(yè) |
| 文件大小： | 557K |
| 代理商： | LFECP33E-3F256I |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)當(dāng)前第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)
3-14
DC and Switching Characteristics
LatticeECP/EC Family Data Sheet
Lattice Semiconductor
LatticeECP/EC External Switching Characteristics
Over Recommended Operating Conditions
Figure 3-6. DDR Timings
Parameter
General I/O Pin Parameters (Using Primary Clock without PLL)
1
t
CO
Clock to Output - PIO Output Register
t
SU
Clock to Data Setup - PIO Input Register
t
H
Clock to Data Hold - PIO Input Register
Clock to Data Setup - PIO Input Register
with data input delay
Clock to Data Hold - PIO Input Register
with Input Data Delay
f
MAX_IO
LVDS I/O Buffer Frequency
DDR I/O Pin Parameters
2, 3
t
DVADQ
Data Valid After DQS (DDR Read)
t
DVEDQ
Data Hold After DQS (DDR Read)
t
DQVBS
Data Valid Before DQS
t
DQVAS
Data Valid After DQS
f
MAX_DDR
DDR Clock Frequency
Primary and Secondary Clock
f
MAX_PRI
Frequency for Primary Clock Tree
t
W_PRI
Clock Pulse Width for Primary Clock
t
SKEW_PRI
Primary Clock Skew within an I/O Bank
1. General timing numbers based on LVCMOS2.5V, 12 mA.
2. DDR timing numbers based on SSTL I/O.
3. DDR speci
fi
cations are characterized but not tested.
4. UI is average bit period.
Rev F 0.17
Description
Device
-5
-4
-3
Units
Min.
Max.
Min.
Max.
Min.
Max.
LFEC20
LFEC20
LFEC20
—
0.00
3.41
5.71
—
—
—
0.00
4.09
6.85
—
—
—
0.00
4.77
7.99
—
—
ns
ns
ns
t
SU_DEL
LFEC20
3.84
—
4.62
—
5.38
—
ns
t
H_DEL
LFEC20
-0.44
—
-0.54
—
-0.61
—
ns
LFEC20
—
420
—
378
—
340
MHz
4
LFEC20
LFEC20
LFEC20
LFEC20
LFEC20
—
0.192
—
—
—
200
—
0.192
—
—
—
166
—
0.192
—
—
—
133
UI
UI
UI
UI
4
0.668
0.2
0.2
95
0.668
0.2
0.2
95
0.668
0.2
0.2
95
MHz
LFEC20
LFEC20
LFEC20
—
1.19
—
420
—
250
—
1.19
—
378
—
300
—
1.19
—
340
—
350
MHz
ns
ps
t
DQVAS
t
DQVBS
DQ and DQS Write Timings
t
DQS
DQ
DQS
DQ
DVEDQ
t
DVADQ
DQ and DQS Read Timings
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LFEC33E-3F484C | LatticeECP/EC Family Data Sheet |
| LFECP33E-3F484C | LatticeECP/EC Family Data Sheet |
| LFEC33E-3F484I | LatticeECP/EC Family Data Sheet |
| LFECP33E-3F484I | LatticeECP/EC Family Data Sheet |
| LFEC33E-3F672C | LatticeECP/EC Family Data Sheet |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LFECP33E-3F484C | 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 32.8K LUTs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| LFECP33E-3F484I | 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 32.8K LUTs 360 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| LFECP33E-3F672C | 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 32.8K LUTs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| LFECP33E-3F672I | 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 32.8K LUTs 496 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| LFECP33E-3F900C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。