- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄19743 > LC5256MV-4F256C (Lattice Semiconductor Corporation)IC XPLD 256MC 4NS 256FPBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | LC5256MV-4F256C |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁(yè)數(shù)： | 43/99頁(yè) |
| 文件大小： | 0K |
| 描述： | IC XPLD 256MC 4NS 256FPBGA |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | ispXPLD® 5000MV |
| 可編程類(lèi)型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時(shí)間 tpd(1)： | 4.0ns |
| 電壓電源 - 內(nèi)部： | 3 V ~ 3.6 V |
| 邏輯元件/邏輯塊數(shù)目： | 8 |
| 宏單元數(shù)： | 256 |
| 輸入/輸出數(shù)： | 141 |
| 工作溫度： | 0°C ~ 90°C |
| 安裝類(lèi)型： | 表面貼裝 |
| 封裝/外殼： | 256-BGA |
| 供應(yīng)商設(shè)備封裝： | 256-FPBGA（17x17） |
| 包裝： | 托盤(pán) |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)當(dāng)前第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)
Lattice Semiconductor
ispXPLD 5000MX Family Data Sheet
44
ispXP sysCONFIG Port Timing Specifications
Symbol
Timing Parameter
Min.
Max.
Units
sysCONFIG Write Cycle Timing
tSUCS
Input setup time of CS to CCLK rise
10
—
ns
tHCS
Hold time of CS to CCLK rise
1
—
ns
tSUWD
Input setup time of write data to CCLK rise
10
—
ns
tHWD
Hold time of write data to CCLK rise
0
—
ns
tPRGM
Low time to reset device SRAM
5
50
ns
tDINIT
INIT delay time
—
5
ms
tIODISS
User I/O disable
—
ns
tIOENSS
User I/O enable
—
ns
tWH
Write clock High pulse width
18
—
ns
tWL
Write clock Low pulse width
18
—
ns
fMAXW
Write fMAX
—27
MHz
sysCONFIG Read Cycle Timing
tHREAD
Hold time of READ to CCLK rise
1
—
ns
tSUREAD
Input setup time of READ High to CCLK rise
15
—
ns
tRH
READ clock high pulse width
18
—
ns
tRL
READ clock low pulse width
18
—
ns
fMAXR
Read fMAX
—27
MHz
tCORD
Clock to out for read data
—
25
ns
SELECT
DEVICES
DISCONTINUED
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TPS2346PW | IC HOT SWAP POWER MGR 24-TSSOP |
| HSC31DRYH-S734 | CONN EDGECARD 62POS DIP .100 SLD |
| P-150SCS/A02 | BATTERY 1500MAH 1.2V SC NICAD |
| MIC29310-5.0BT | IC REG LDO 5V 3A TO-220-3 |
| LC5256MB-5F256I | IC XPLD 256MC 5NS 256FPBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LC5256MV-4F256I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5256MV-4F484C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5256MV-4F484I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5256MV-4F672C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5256MV-4F672I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。