- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19743 > LC5256MB-5F256I (Lattice Semiconductor Corporation)IC XPLD 256MC 5NS 256FPBGA PDF資料下載
參數(shù)資料
| 型號： | LC5256MB-5F256I |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 41/99頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC XPLD 256MC 5NS 256FPBGA |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | ispXPLD® 5000MB |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時間 tpd(1)： | 5.0ns |
| 電壓電源 - 內(nèi)部： | 2.3 V ~ 2.7 V |
| 邏輯元件/邏輯塊數(shù)目： | 8 |
| 宏單元數(shù)： | 256 |
| 輸入/輸出數(shù)： | 141 |
| 工作溫度： | -40°C ~ 105°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 256-BGA |
| 供應(yīng)商設(shè)備封裝： | 256-FPBGA（17x17） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁當(dāng)前第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁
Lattice Semiconductor
ispXPLD 5000MX Family Data Sheet
42
HSTL_I_out
Using HSTL 2.5V,
Class I
tIOBUF,
tIOEN,
tIODIS
—
0.5
—
0.5
—
0.5
—
0.5
—
0.5
ns
HSTL_III_out
Using HSTL 2.5V,
Class III
tIOBUF,
tIOEN,
tIODIS
—
0.6
—
0.6
—
0.6
—
0.6
—
0.6
ns
HSTL_IV_out
Using HSTL 2.5V,
Class IV
tIOBUF,
tIOEN,
tIODIS
—
0.6
—
0.6
—
0.6
—
0.6
—
0.6
ns
LVDS_out
Using Low
Voltage Differen-
tial Signaling
(LVDS)
tIOBUF,
tIOEN,
tIODIS
—
0.8
—
0.8
—
0.8
—
0.8
—
0.8
ns
LVPECL_out
Using Low
Voltage PECL
tIOBUF,
tIOEN,
tIODIS
—
0.3
—
0.3
—
0.3
—
0.3
—
0.3
ns
PCI_out
Using PCI
Standard
tIOBUF,
tIOEN,
tIODIS
—
0.6
—
0.6
—
0.6
—
0.6
—
0.6
ns
SSTL2_I_out
Using SSTL 2.5V,
Class I
tIOBUF,
tIOEN,
tIODIS
—
0.3
—
0.3
—
0.3
—
0.3
—
0.3
ns
SSTL2_II_out
Using SSTL 2.5V,
Class II
tIOBUF,
tIOEN,
tIODIS
—
0.5
—
0.5
—
0.5
—
0.5
—
0.5
ns
SSTL3_I_out
Using SSTL 3.3V,
Class I
tIOBUF,
tIOEN,
tIODIS
—
0.2
—
0.2
—
0.2
—
0.2
—
0.2
ns
SSTL3_II_out
Using SSTL 3.3V,
Class II
tIOBUF,
tIOEN,
tIODIS
—
0.4
—
0.4
—
0.4
—
0.4
—
0.4
ns
Timing v.1.8
ispXPLD 5000MX Family Timing Adders (Continued)
Parameter
Description
Base
Param.
-4
-45
-5
-52
-75
Units
Min. Max. Min. Max. Min. Max. Min. Max. Min. Max.
SELECT
DEVICES
DISCONTINUED
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GRM32NR72A823KA01L | CAP CER 0.082UF 100V X7R 1210 |
| HBC65DRTN-S734 | CONN EDGECARD 130PS DIP .100 SLD |
| LC5256MB-4F256C | IC XPLD 256MC 4NS 256FPBGA |
| HBC65DRTH-S734 | CONN EDGECARD 130PS DIP .100 SLD |
| F950J226MRAAQ2 | CAP TANT 22UF 6.3V 20% 0805 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LC5256MB-5F484C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5256MB-5F484I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5256MB-5F672C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5256MB-5F672I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5256MB-5FN208C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。