- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377610 > LC4032ZC-75T48I (LATTICE SEMICONDUCTOR CORP) 3.3V/2.5V/1.8V In-System Programmable SuperFAST High density PDLs PDF資料下載
參數(shù)資料
| 型號： | LC4032ZC-75T48I |
| 廠商： | LATTICE SEMICONDUCTOR CORP |
| 元件分類： | PLD |
| 英文描述： | 3.3V/2.5V/1.8V In-System Programmable SuperFAST High density PDLs |
| 中文描述： | EE PLD, 7.5 ns, PQFP48 |
| 封裝： | 1 MM HEIGHT, TQFP-48 |
| 文件頁數(shù)： | 31/91頁 |
| 文件大小： | 851K |
| 代理商： | LC4032ZC-75T48I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁
Lattice Semiconductor
ispMACH 4000V/B/C/Z Family Data Sheet
31
ispMACH 4000Z Internal Timing Parameters
Over Recommended Operating Conditions
Parameter
Description
-35
-37
-42
Units
Min.
Max.
Min.
Max.
Min.
Max.
In/Out Delays
t
IN
t
GOE
t
GCLK_IN
t
BUF
t
EN
t
DIS
Routing/GLB Delays
Input Buffer Delay
—
0.75
—
0.80
—
0.75
ns
Global OE Pin Delay
—
2.25
—
2.25
—
2.30
ns
Global Clock Input Buffer Delay
—
1.60
—
1.60
—
1.95
ns
Delay through Output Buffer
—
0.75
—
0.90
—
0.90
ns
Output Enable Time
—
2.25
—
2.25
—
2.50
ns
Output Disable Time
—
1.35
—
1.35
—
2.50
ns
t
ROUTE
t
MCELL
t
INREG
t
FBK
t
PDb
t
PDi
Register/Latch Delays
Delay through GRP
—
1.60
—
1.60
—
2.15
ns
Macrocell Delay
—
0.65
—
0.75
—
0.85
ns
Input Buffer to Macrocell Register Delay
—
0.91
—
1.00
—
1.00
ns
Internal Feedback Delay
—
0.05
—
0.00
—
0.00
ns
5-PT Bypass Propagation Delay
—
0.40
—
0.40
—
0.40
ns
Macrocell Propagation Delay
—
0.25
—
0.25
—
0.65
ns
t
S
t
S_PT
t
ST
t
ST_PT
t
H
t
HT
t
SIR
t
SIR_PT
t
HIR
t
HIR_PT
t
COi
t
CES
t
CEH
t
SL
t
SL_PT
t
HL
t
GOi
D-Register Setup Time (Global Clock)
0.80
—
0.95
—
0.90
—
ns
D-Register Setup Time (Product Term Clock)
1.35
—
1.95
—
1.90
—
ns
T-Register Setup Time (Global Clock)
1.00
—
1.15
—
1.10
—
ns
T-register Setup Time (Product Term Clock)
1.55
—
1.75
—
2.10
—
ns
D-Register Hold Time
1.40
—
1.55
—
1.80
—
ns
T-Resister Hold Time
1.40
—
1.55
—
1.80
—
ns
D-Input Register Setup Time (Global Clock)
0.94
—
0.90
—
1.50
—
ns
D-Input Register Setup Time (Product Term Clock)
1.45
—
1.45
—
1.45
—
ns
D-Input Register Hold Time (Global Clock)
1.06
—
1.20
—
1.10
—
ns
D-Input Register Hold Time (Product Term Clock)
0.88
—
1.00
—
1.00
—
ns
Register Clock to Output/Feedback MUX Time
—
0.65
—
0.70
—
0.65
ns
Clock Enable Setup Time
1.00
—
2.00
—
2.00
—
ns
Clock Enable Hold Time
0.00
—
0.00
—
0.00
—
ns
Latch Setup Time (Global Clock)
0.80
—
0.95
—
0.90
—
ns
Latch Setup Time (Product Term Clock)
1.55
—
1.95
—
1.90
—
ns
Latch Hold Time
1.40
—
1.80
—
1.80
—
ns
Latch Gate to Output/Feedback MUX Time
—
0.40
—
0.33
—
0.33
ns
t
PDLi
Propagation Delay through Transparent Latch to Output/
Feedback MUX
—
0.30
—
0.25
—
0.25
ns
t
SRi
t
SRR
Control Delays
Asynchronous Reset or Set to Output/Feedback MUX Delay
—
0.28
—
0.28
—
1.27
ns
Asynchronous Reset or Set Recovery Delay
—
2.00
—
1.67
—
1.80
ns
t
BCLK
t
PTCLK
t
BSR
t
PTSR
GLB PT Clock Delay
—
1.30
—
1.50
—
1.55
ns
Macrocell PT Clock Delay
—
1.50
—
1.70
—
1.55
ns
GLB PT Set/Reset Delay
—
1.10
—
1.83
—
1.83
ns
Macrocell PT Set/Reset Delay
—
1.22
—
2.02
—
1.83
ns
相關PDF資料 |
PDF描述 |
|---|---|
| LC4032ZC-35T48C | 3.3V/2.5V/1.8V In-System Programmable SuperFAST High density PDLs |
| LC4032ZC-5M56C | 3.3V/2.5V/1.8V In-System Programmable SuperFAST High density PDLs |
| LC4032ZC-5M56I | 3.3V/2.5V/1.8V In-System Programmable SuperFAST High density PDLs |
| LC4032ZC-5T48C | 3.3V/2.5V/1.8V In-System Programmable SuperFAST High density PDLs |
| LC4032ZC-5T48I | 3.3V/2.5V/1.8V In-System Programmable SuperFAST High density PDLs |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| LC4032ZC-75TN48C | 功能描述:CPLD - 復雜可編程邏輯器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| LC4032ZC-75TN48E | 功能描述:CPLD - 復雜可編程邏輯器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| LC4032ZC-75TN48I | 功能描述:CPLD - 復雜可編程邏輯器件 PROGRAMMABLE SUPER FAST HI DENSITY PLD RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| LC4032ZC-EV | 功能描述:可編程邏輯 IC 開發(fā)工具 Eval Board for MACH4032ZC RoHS:否 制造商:Altera Corporation 產(chǎn)品:Development Kits 類型:FPGA 工具用于評估:5CEFA7F3 接口類型: 工作電源電壓: |
| LC4032ZE4MN100C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:1.8V In-System Programmable Ultra Low Power PLDs |
發(fā)布緊急采購，3分鐘左右您將得到回復。