- 您現在的位置：買賣IC網 > PDF目錄9894 > IDT72V36110L7-5PFI (IDT, Integrated Device Technology Inc)IC FIFO 131KX36 7-5NS 128QFP PDF資料下載
參數資料
| 型號： | IDT72V36110L7-5PFI |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數： | 23/48頁 |
| 文件大小： | 0K |
| 描述： | IC FIFO 131KX36 7-5NS 128QFP |
| 標準包裝： | 36 |
| 系列： | 72V |
| 功能： | 同步 |
| 存儲容量： | 4.7M（131K x 36） |
| 數據速率： | 166MHz |
| 訪問時間： | 5ns |
| 電源電壓： | 3.15 V ~ 3.45 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 128-LQFP |
| 供應商設備封裝： | 128-TQFP（14x20） |
| 包裝： | 托盤 |
| 其它名稱： | 72V36110L7-5PFI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁
3
COMMERCIAL AND INDUSTRIAL
TEMPERATURE RANGES
IDT72V36100/72V36110 3.3V HIGH DENSITY SUPERSYNC IITM 36-BIT FIFO
65,536 x 36 and 131,072 x 36
OCTOBER 22, 2008
PIN CONFIGURATIONS (CONTINUED)
PBGA: 1mm pitch, 13mm x 13mm (BB144-1, order code: BB)
TOP VIEW
ASYW
WEN
WCLK
PAF
FF/IR
HF
BM
EF
RCLK
REN
OE
Q35
SEN
IW
PRS
LD
MRS
FS0
FS1
ASYR
IP
PFM
RT
Q34
D35
D34
D33
FWFT/SI
OW
VCC
BE
PAE
RM
Q32
Q3
3
D32
D31
D30
VCC
GND
VCC
Q29
Q30
Q31
D29
D26
D27
VCC
Q26
Q27
Q28
D28
D25
D24
Q23
Q24
Q25
D21
D22
D23
Q22
Q21
Q20
D18
D19
D20
VCC
Q19
Q18
Q17
D15
D16
D17
VCC
Q16
Q15
Q14
D12
D13
D14
D3
D0
VCC
TDO
Q2
Q13
Q12
Q11
D10
D6
D4
D1
TMS
TCK
Q0
Q3
Q5
Q10
Q9
D8
D7
D5
D2
TRST
TDI
Q1
Q4
Q6
Q7
Q8
A1 BALL PAD CORNER
A
B
C
D
E
F
G
H
J
K
L
M
12
3
4
5
6
7
8
9
10
11
12
6117 drw02b
GND
VCC
GND
VCC
GND
VCC
GND
D11
D9
VCC
WCLK when
WEN is asserted. During Asynchronous operation only the WR
input is used to write data into the FIFO. Data is written on a rising edge of WR,
the
WEN input should be tied to its active state, (LOW).
TheoutputportcanbeselectedaseitheraSynchronous(clocked)interface,
or Asynchronous interface. During Synchronous operation the output port is
controlled by a Read Clock (RCLK) input and Read Enable (
REN)input. Data
is read from the FIFO on every rising edge of RCLK when
REN is asserted.
During Asynchronous operation only the RD input is used to read data from the
FIFO. Data is read on a rising edge of RD, the
REN input should be tied to its
activestate,LOW.WhenAsynchronousoperationisselectedontheoutputport
the FIFO must be configured for Standard IDT mode, and the
OE input used
to provide three-state control of the outputs, Qn.
The frequencies of both the RCLK and the WCLK signals may vary from 0
tofMAXwithcompleteindependence. Therearenorestrictionsonthefrequency
of the one clock input with respect to the other.
There are two possible timing modes of operation with these devices: IDT
Standard mode and First Word Fall Through (FWFT) mode.
InIDTStandardmode,thefirstwordwrittentoanemptyFIFOwillnotappear
on the data output lines unless a specific read operation is performed. A read
DESCRIPTION (CONTINUED)
相關PDF資料 |
PDF描述 |
|---|---|
| MS3128E14-19SX | CONN RCPT 19POS WALL MNT W/SCKT |
| MAX11044ETN+T | ADC 16BIT SAMPLING 4CH 56-TQFN |
| IDT72V36110L6PF | IC FIFO SYNC 131KX36 6NS 128QFP |
| IDT72V2113L6PF | IC FIFO SUPERSYNCII 6NS 80-TQFP |
| IDT72T36115L10BB | IC FIFO 131KX36 10NS 240BGA |
相關代理商/技術參數 |
參數描述 |
|---|---|
| IDT72V3611L12PQF | 制造商:Integrated Device Technology Inc 功能描述:72V3611L12PQF |
| IDT72V3611L15PF | 功能描述:IC FIFO SYNC 64X36 15NS 120-TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數據速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72V3611L15PF8 | 功能描述:IC FIFO SYNC 64X36 15NS 120-TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標準包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數據速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應商設備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF |
| IDT72V3611L15PFG | 制造商:Integrated Device Technology Inc 功能描述:IC FIFO SYNC 64X36 15NS 120TQFP |
| IDT72V3611L15PFG8 | 制造商:Integrated Device Technology Inc 功能描述:IC FIFO SYNC 64X36 15NS 120TQFP |
發(fā)布緊急采購，3分鐘左右您將得到回復。