- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄296203 > IC42S81600-8T(G) 4(2)M x 8(16) Bits x 4 Banks (128-MBIT) SYNCHRONOUS DYNAMIC RAM PDF資料下載
參數(shù)資料
| 型號： | IC42S81600-8T(G) |
| 英文描述： | 4(2)M x 8(16) Bits x 4 Banks (128-MBIT) SYNCHRONOUS DYNAMIC RAM |
| 中文描述： | 4（2）M中的x 8（16）位× 4銀行（128 - Mbit的）同步動(dòng)態(tài)RAM |
| 文件頁數(shù)： | 69/69頁 |
| 文件大?。?/td> | 1118K |
| 代理商： | IC42S81600-8T(G) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁當(dāng)前第69頁
IC42S81600/IC42S81600L
IC42S16800/IC42S16800L
Integrated Circuit Solution Inc.
9
DR023-0E 6/11/2004
AC ELECTRICAL CHARACTERISTICS
(At VDD = VDDQ = 3.3 ± 0.3V, VSS = VSSQ = 0V , unless otherwise noted)
-6
-7
-8
Symbol Parameter
Min.
Max.
Min.
Max.
Min.
Max.
Units
tCK3
CLK Cycle Time
CL= 3
6
—
7.5
—
8
—
ns
tCK2
CL= 2
7.5
—
10
—
10
—
ns
tAC3
CLK to valid output delay(1)
CL= 3
—
5.4
—
5.4
—
6
ns
tAC2
CL= 2
—
5.4
—
6
—
6
ns
tCH
CLK high pulse width
2.5
—
2.5
—
3
—
ns
tCL
CLK low pulse width
2.5
—
2.5
—
3
—
ns
tCKE
CKE setup time
1.5
—
1.5
—
2
—
ns
tCKH
CKE hold time
0.8
—
0.8
—
1
—
ns
tAS
Address setup time
1.5
—
1.5
—
2
—
ns
tAH
Address hold time
0.8
—
0.8
—
1
—
ns
tCMS
Command setup time
1.5
—
1.5
—
2
—
ns
tCMH
Command hold time
0.8
—
0.8
—
1
—
ns
tDS
Data input setup time
1.5
—
1.5
—
2
—
ns
tDH
Data input hold time
0.8
—
0.8
—
1
—
ns
tOH3
Output data hold time(1)
CL= 3
2.7
—
2.7
—
3
—
ns
tOH2
CL= 2
2.7
—
3
—
3
—
ns
tLZ
CLK to output in low - Z
0—
0
—
0
—
ns
tHZ
CLK to output in H - Z
2.7
5.4
2.7
5.4
3
6
ns
tRC
ROW cycle time
60.0
—
67.5
—
70
—
ns
tRAS
ROW active time
42
100K
45
100K
50
100K
ns
tRCD
RAS to CAS delay
18
—
20
—
20
—
ns
tRP
Row precharge time
15
—
20
—
20
—
ns
tRRD
Row active to active delay
12
—
15
—
20
—
ns
tT
Transition time
110
1
10
1
10
ns
tRSC
Mode reg. set cycle
12
—
15
—
20
—
ns
tPDE
Power down exit setup time
6
—
7.5
—
10
—
ns
tSRX
Self refresh exit time
6
—
7.5
—
10
—
ns
tDPL
Data in to Precharge
12
—
15
—
16
—
ns
tDAL
Data in to Active/Refresh Delay Time
27
—
35
—
36
—
ns
tREF
Refresh Time
—
64
—
64
—
64
ms
Notes:
1. if clock rising time is longer than 1ns, (tr/2-0.5ns) should be added to the parameter.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IC42S81600-8TG | 4(2)M x 8(16) Bits x 4 Banks (128-MBIT) SYNCHRONOUS DYNAMIC RAM |
| IC42S81600-8TI | 4(2)M x 8(16) Bits x 4 Banks (128-MBIT) SYNCHRONOUS DYNAMIC RAM |
| IC42S81600L-6T | 4(2)M x 8(16) Bits x 4 Banks (128-MBIT) SYNCHRONOUS DYNAMIC RAM |
| IC42S81600L-6T(G) | 4(2)M x 8(16) Bits x 4 Banks (128-MBIT) SYNCHRONOUS DYNAMIC RAM |
| IC42S81600L-6TG | 4(2)M x 8(16) Bits x 4 Banks (128-MBIT) SYNCHRONOUS DYNAMIC RAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IC42S81600-8TI | 制造商:ICSI 制造商全稱:Integrated Circuit Solution Inc 功能描述:4(2)M x 8(16) Bits x 4 Banks (128-MBIT) SYNCHRONOUS DYNAMIC RAM |
| IC42S81600-8TI(G) | 制造商:ICSI 制造商全稱:Integrated Circuit Solution Inc 功能描述:4(2)M x 8(16) Bits x 4 Banks (128-MBIT) SYNCHRONOUS DYNAMIC RAM |
| IC42S81600-8TIG | 制造商:ICSI 制造商全稱:Integrated Circuit Solution Inc 功能描述:4(2)M x 8(16) Bits x 4 Banks (128-MBIT) SYNCHRONOUS DYNAMIC RAM |
| IC42S81600L | 制造商:ICSI 制造商全稱:Integrated Circuit Solution Inc 功能描述:4(2)M x 8(16) Bits x 4 Banks (128-MBIT) SYNCHRONOUS DYNAMIC RAM |
| IC42S81600L-6T | 制造商:ICSI 制造商全稱:Integrated Circuit Solution Inc 功能描述:4(2)M x 8(16) Bits x 4 Banks (128-MBIT) SYNCHRONOUS DYNAMIC RAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。