- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄67682 > IBM25PPC405GP-3EE266C 32-BIT, 266.66 MHz, RISC PROCESSOR, PBGA413 PDF資料下載
參數(shù)資料
| 型號： | IBM25PPC405GP-3EE266C |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, 266.66 MHz, RISC PROCESSOR, PBGA413 |
| 封裝： | 25 X 25 MM, ENHANCED, PLASTIC, BGA-413 |
| 文件頁數(shù)： | 50/60頁 |
| 文件大?。?/td> | 1480K |
| 代理商： | IBM25PPC405GP-3EE266C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁當前第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁
PowerPC 405GP Embedded Processor Data Sheet
Page 54 of 60
6/20/03
I/O Specifications—133 and 200MHz
Notes:
1. The SDRAM command interface is configurable through SDRAM0_TR[LDF] to provide a 2 to 4 cycle delay before the
command is used by SDRAM.
2. SDRAM I/O timings are specified relative to a MemClkOut terminated into a lumped 10pF load.
3. SDRAM interface hold times are guaranteed at the PPC405GP package pin. System designers must use the
PPC405GP IBIS model (available from www.chips.ibm.com) to ensure their clock distribution topology minimizes
loading and reflections, and that the relative delays on clock wiring do not exceed the delays on other SDRAM signal
wiring.
4. PerClk rising edge at package pin with a 10pF load trails the internal PLB clock by approximately 0.8ns.
5. I/O H is specified at 2.4 V and I/O L is specified at 0.4 V.
Signal
Input (ns)
Output (ns)
Output Current (mA)
Clock
Notes
Setup Time
(TIS min)
Hold Time
(TIH min)
Valid Delay
(TOV max)
Hold Time
(TOH min)
I/O H
(minimum)
I/O L
(minimum)
SDRAM Interface
BA1:0
na
7.5
1
19
12
MemClkOut
1, 2
BankSel3:0
na
6.2
1
19
12
MemClkOut
2
CAS
na
7.5
1
19
12
MemClkOut
1, 2
ClkEn0:1
na
5.2
1
40
25
MemClkOut
2
DQM0:3
na
6.1
1
19
12
MemClkOut
2
DQMCB
na
6.2
1
19
12
MemClkOut
2
ECC0:7
2
1
6.2
1
19
12
MemClkOut
2
MemAddr12:0
na
7.6
1
19
12
MemClkOut
1, 2
MemData0:31
2
1
6.3
1
19
12
MemClkOut
2
RAS
na
7.5
1
19
12
MemClkOut
1, 2
WE
na
7.5
1
19
12
MemClkOut
1, 2
External Slave Peripheral Interface
DMAAck0:3
na
8
0
12
8
PerClk
DMAReq0:3
5
1
na
PerClk
EOT0:3/TC0:3
dc
8
0
12
8
PerClk
PerAddr0:31
4
1
10
0
19
12
PerClk
PerBLast
4
1
8
0
12
8
PerClk
PerCS0
PerCS1:7[GPIO10:16]
na
8
0128
PerClk
PerData0:31
6
1
10
0
19
12
PerClk
PerOE
na
8
0128
PerClk
PerPar0:3
4
1
10
0
19
12
PerClk
PerR/W
4
1
8
0
12
8
PerClk
PerReady
9
1
na
PerClk
PerWBE0:3
3
1
8
0
12
8
PerClk
External Master Peripheral Interface
BusReq
na
8
0128
PerClk
ExtAck
na
7
0128
PerClk
ExtReq
5
1
nana
PerClk
ExtReset
na
8
0
19
12
PerClk
HoldAck
na
8
0
12
8
PerClk
HoldPri
4
1
na
PerClk
HoldReq
5
1
na
PerClk
na
0.9
0.7
19
12
PLB Clk
4
PerErr
3
1
na
PerClk
相關PDF資料 |
PDF描述 |
|---|---|
| IBM25PPC405GP-3DE266CZ | 32-BIT, 266.66 MHz, RISC PROCESSOR, PBGA456 |
| IBM25PPC405GP-3BE133C | 32-BIT, 133.33 MHz, RISC PROCESSOR, PBGA456 |
| IBM25PPC405GPR-3BA333CZ | 32-BIT, 333 MHz, RISC PROCESSOR, PBGA456 |
| IBM25PPC405GPR3DB400Z | 32-BIT, 400 MHz, RISC PROCESSOR, PBGA456 |
| IBM25PPC405GPR3BB400Z | 32-BIT, 400 MHz, RISC PROCESSOR, PBGA456 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| IBM25PPC405GP3EE266CZ | 制造商:IBM 功能描述: |
| IBM25PPC405GPR3BB266 | 制造商:IBM 功能描述: |
| IBM25PPC405-GPR-3JB266Z | 制造商:IBM 功能描述: |
| IBM25PPC405GPR-3KB266C | 制造商:IBM 功能描述: |
| IBM25PPC440GX3CB667C | 制造商:IBM 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。