
Data Sheet
72
Rev. 1.6, 2004-12
HYB25D256[16/40/80]0C[E/C/F/T](L)
256 Mbit Double-Data-Rate SDRAM
Electrical Characteristics
DQS output access time from CK/CK
tDQSCK –0.75
+0.75
ns
2)3)4)5)
DQS input low (high) pulse width (write cycle)
tDQSL,H 0.35
—
tCK
2)3)4)5)
DQS-DQ skew (DQS and associated DQ
signals)
tDQSQ
—+0.5
ns
FBGA2)3)4)5)
—
+0.5
ns
TSOPII 2)3)4)5)
Write command to 1st DQS latching transition
tDQSS
0.75
1.25
tCK
2)3)4)5)
DQ and DM input setup time
tDS
0.5
—
ns
2)3)4)5)
DQS falling edge hold time from CK (write
cycle)
tDSH
0.2
—
tCK
2)3)4)5)
DQS falling edge to CK setup time (write
cycle)
tDSS
0.2
—
tCK
2)3)4)5)
Clock Half Period
tHP
min. (
tCL, tCH)—
ns
2)3)4)5)
Data-out high-impedance time from CK/CK
tHZ
–0.75
+0.75
ns
2)3)4)5)7)
Address and control input hold time
tIH
0.9
—
ns
fast slew rate
3)4)5)6)8)
1.0
—
ns
slow slew rate
3)4)5)6)8)
Control and Addr. input pulse width (each
input)
tIPW
2.2
—
ns
2)3)4)5)9)
Address and control input setup time
tIS
0.9
—
ns
fast slew rate
3)4)5)6)8)
1.0
—
ns
slow slew rate
3)4)5)6)8)
Data-out low-impedance time from CK/CK
tLZ
–0.75
+0.75
ns
2)3)4)5)7)
Mode register set command cycle time
tMRD
2—
tCK
2)3)4)5)
DQ/DQS output hold time
tQH
tHP – tQHS
ns
2)3)4)5)
Data hold skew factor
tQHS
—0.75
ns
FBGA2)3)4)5)
—
0.75
ns
TSOPII2)3)4)5)
Active to Read w/AP delay
tRAP
tRCD
—ns
2)3)4)5)
Active to Precharge command
tRAS
45
120E+3
ns
2)3)4)5)
Active to Active/Auto-refresh command
period
tRC
65
—
ns
2)3)4)5)
Active to Read or Write delay
tRCD
20
—
ns
2)3)4)5)
Average Periodic Refresh Interval
tREFI
7.8
—
s
2)3)4)5)10)
Auto-refresh to Active/Auto-refresh
command period
tRFC
75
—
ns
2)3)4)5)
Precharge command period
tRP
20
—
ns
2)3)4)5)
Read preamble
tRPRE
0.9
1.1
tCK
2)3)4)5)
Read postamble
tRPST
0.4
0.6
tCK
2)3)4)5)
Active bank A to Active bank B command
tRRD
15
—
ns
2)3)4)5)
Write preamble
tWPRE
0.25
—
tCK
2)3)4)5)
Write preamble setup time
tWPRES 0—
ns
2)3)4)5)11)
Table 22
AC Timing - Absolute Specifications for PC2700 (cont’d)
Parameter
Symbol –7
Unit
Note/Test
Condition 1)
DDR266A
Min.
Max.