- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄353427 > HYB25D256160BT-7 (INFINEON TECHNOLOGIES AG) 256 Mbit Double Data Rate SDRAM PDF資料下載
參數(shù)資料
| 型號： | HYB25D256160BT-7 |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 英文描述： | 256 Mbit Double Data Rate SDRAM |
| 中文描述： | 256兆雙倍數(shù)據(jù)速率SDRAM |
| 文件頁數(shù)： | 11/94頁 |
| 文件大?。?/td> | 3326K |
| 代理商： | HYB25D256160BT-7 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁當前第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁
Data Sheet
19
Rev. 1.6, 2004-12
HYB25D256[16/40/80]0C[E/C/F/T](L)
256 Mbit Double-Data-Rate SDRAM
Pin Configuration
Figure 3
Block Diagram 16 Mbit
× 4 I/O × 4 Internal Memory Banks
Row-Address MUX
Bank0
Row-Address Latch
& Decoder
Bank Control Logic
Refresh Counter
Address Register
Receivers
Drivers
Read Latch
相關PDF資料 |
PDF描述 |
|---|---|
| HYB25D256160BT-7F | 256 Mbit Double Data Rate SDRAM |
| HYB39S128160CT-7.5 | 128-MBit Synchronous DRAM |
| HYB39S128160CTL-7.5 | 128-MBit Synchronous DRAM |
| HYB39S128800CT-7.5 | 128-MBit Synchronous DRAM |
| HYB39S128160CTL-8 | 128-MBit Synchronous DRAM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| HYB25D256160BT-7F | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:256 Mbit Double Data Rate SDRAM |
| HYB25D256160BT-8 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:?256Mbit (16Mx16) DDR200 (2-2-2)? |
| HYB25D256160BTL-5 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:256MBit Double Data Rata SDRAM |
| HYB25D256160BTL-5A | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:256MBit Double Data Rata SDRAM |
| HYB25D256160BTL-6 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:256-Mbit Double Data Rate SDRAM, Die Rev. B |
發(fā)布緊急采購，3分鐘左右您將得到回復。