- 您現在的位置：買賣IC網 > PDF目錄295888 > EPM7064BFC100-7 (ALTERA CORP) EE PLD, 3.5 ns, PBGA100 PDF資料下載
參數資料
| 型號： | EPM7064BFC100-7 |
| 廠商： | ALTERA CORP |
| 元件分類： | PLD |
| 英文描述： | EE PLD, 3.5 ns, PBGA100 |
| 封裝： | FBGA-100 |
| 文件頁數： | 41/66頁 |
| 文件大小： | 962K |
| 代理商： | EPM7064BFC100-7 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁當前第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁
46
Altera Corporation
MAX 7000B Programmable Logic Device Data Sheet
Notes to tables:
(1)
These values are specified under the Recommended Operating Conditions in Table 15 on page 29. See Figure 14 for
more information on switching waveforms.
(2)
These values are specified for a PIA fan-out of one LAB (16 macrocells). For each additional LAB fan-out in these
devices, add an additional 0.1 ns to the PIA timing value.
(3)
Measured with a 16-bit loadable, enabled, up/down counter programmed into each LAB.
(4)
The tLPA parameter must be added to the tLAD, tLAC, tIC, tACL, tCPPW, tEN, and tSEXP parameters for macrocells
running in low-power mode.
PCI
Input to PIA
0.0
ns
Input to global clock and clear
0.0
ns
Input to fast input register
0.0
ns
All outputs
0.0
ns
Table 26. EPM7128B Selectable I/O Standard Timing Adder Delays (Part 2 of 2)
Note (1)
I/O Standard
Parameter
Speed Grade
Unit
-4
-7
-10
Min
Max
Min
Max
Min
Max
相關PDF資料 |
PDF描述 |
|---|---|
| EPM7064BTC100-3 | EE PLD, 3.5 ns, PQFP100 |
| EPM7064BTC100-5 | EE PLD, 3.5 ns, PQFP100 |
| EPM7064BTC100-7 | EE PLD, 3.5 ns, PQFP100 |
| EPM7064BTC44-3 | EE PLD, 3.5 ns, PQFP44 |
| EPM7064BTC44-5 | EE PLD, 3.5 ns, PQFP44 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| EPM7064BLC44-3 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| EPM7064BLC44-5 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| EPM7064BLC44-7 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| EPM7064BTC100-3 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 64 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7064BTC100-3N | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 64 Macro 68 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復。