- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362743 > EP9312-CB (CIRRUS LOGIC INC) Universal Platform System-on-chip Processor PDF資料下載
參數(shù)資料
| 型號： | EP9312-CB |
| 廠商： | CIRRUS LOGIC INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | Universal Platform System-on-chip Processor |
| 中文描述： | 32-BIT, 200 MHz, RISC PROCESSOR, PBGA352 |
| 封裝： | 27 X 27 MM, PLASTIC, BGA-352 |
| 文件頁數(shù)： | 52/62頁 |
| 文件大小： | 884K |
| 代理商： | EP9312-CB |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁當前第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁
52
Copyright 2005 Cirrus Logic (All Rights Reserved)
DS515PP7
EP9312
Universal Platform SOC Processor
JTAG
Parameter
Symbol
Min
Max
Units
TCK clock period
t
clk_per
100
-
ns
TCK clock high time
t
clk_high
50
-
ns
TCK clock low time
t
clk_low
50
-
ns
TMS / TDI to clock rising setup time
t
JPs
20
-
ns
Clock rising to TMS / TDI hold time
t
JPh
45
-
ns
JTAG port clock to output
t
JPco
-
30
ns
JTAG port high impedance to valid output
t
JPzx
-
30
ns
JTAG port valid output to high impedance
t
JPxz
-
30
ns
Figure 37. JTAG Timing Measurement
TDO
TCK
TDI
TMS
t
JPh
t
clk_high
t
clk_low
t
JPzx
t
JPco
t
JPxz
t
clk_per
t
JPs
相關PDF資料 |
PDF描述 |
|---|---|
| EP9312-CBZ | Universal Platform System-on-chip Processor |
| EP9312-EB | Universal Platform System-on-chip Processor |
| EP9312-EBZ | Universal Platform System-on-chip Processor |
| EP9312-IB | Universal Platform System-on-chip Processor |
| EP9312-IBZ | Universal Platform System-on-chip Processor |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| EP9312-CB/E1 | 制造商:Cirrus Logic 功能描述: |
| EP9312-CB/E2 | 制造商:Cirrus Logic 功能描述: |
| EP9312-CBREVD1 | 制造商:Cirrus Logic 功能描述: |
| EP9312-CBREVE0 | 制造商:Cirrus Logic 功能描述: |
| EP9312-CBREVE1 | 制造商:Cirrus Logic 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。