<ins id="sjdcc"><label id="sjdcc"></label></ins>
    • <small id="sjdcc"></small>
    參數(shù)資料
    型號： EP1K100QI208-2N
    廠商： Altera
    文件頁數(shù)： 53/86頁
    文件大?。?/td> 0K
    描述： IC ACEX 1K FPGA 100K 208-PQFP
    產(chǎn)品培訓(xùn)模塊： Three Reasons to Use FPGA's in Industrial Designs
    標(biāo)準(zhǔn)包裝： 144
    系列： ACEX-1K®
    LAB/CLB數(shù)： 624
    邏輯元件/單元數(shù)： 4992
    RAM 位總計(jì)： 49152
    輸入/輸出數(shù)： 147
    門數(shù)： 257000
    電源電壓： 2.375 V ~ 2.625 V
    安裝類型： 表面貼裝
    工作溫度： -40°C ~ 100°C
    封裝/外殼： 208-BFQFP
    供應(yīng)商設(shè)備封裝： 208-PQFP（28x28）
    其它名稱： 544-1826
    EP1K100QI208-2N-ND
    Altera Corporation
    57
    ACEX 1K Programmable Logic Device Family Data Sheet
    D
    e
    ve
    lo
    pm
    e
    n
    t
    13
    To
    o
    ls
    Table 25. EAB Timing Macroparameters
    Symbol
    Parameter
    Conditions
    tEABAA
    EAB address access delay
    tEABRCCOMB
    EAB asynchronous read cycle time
    tEABRCREG
    EAB synchronous read cycle time
    tEABWP
    EAB write pulse width
    tEABWCCOMB
    EAB asynchronous write cycle time
    tEABWCREG
    EAB synchronous write cycle time
    tEABDD
    EAB data-in to data-out valid delay
    tEABDATACO
    EAB clock-to-output delay when using output registers
    tEABDATASU
    EAB data/address setup time before clock when using input register
    tEABDATAH
    EAB data/address hold time after clock when using input register
    tEABWESU
    EAB WE setup time before clock when using input register
    tEABWEH
    EAB WE hold time after clock when using input register
    tEABWDSU
    EAB data setup time before falling edge of write pulse when not using input
    registers
    tEABWDH
    EAB data hold time after falling edge of write pulse when not using input
    registers
    tEABWASU
    EAB address setup time before rising edge of write pulse when not using
    input registers
    tEABWAH
    EAB address hold time after falling edge of write pulse when not using input
    registers
    tEABWO
    EAB write enable to data output valid delay
    相關(guān)PDF資料
    PDF描述
    HMC49DREH CONN EDGECARD 98POS .100 EYELET
    A40MX04-3PLG44I IC FPGA MX SGL CHIP 6K 44-PLCC
    A40MX04-3PL44I IC FPGA MX SGL CHIP 6K 44-PLCC
    ABE50DHRR CONN CARD EXTEND 100POS 1MM SLD
    A40MX04-3PLG84I IC FPGA MX SGL CHIP 6K 84-PLCC
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    EP1K10FC256-1 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - ACEX 1K 72 LABs 136 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
    EP1K10FC256-1N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - ACEX 1K 72 LABs 136 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
    EP1K10FC256-2 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - ACEX 1K 72 LABs 136 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
    EP1K10FC256-2N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - ACEX 1K 72 LABs 136 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
    EP1K10FC256-3 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - ACEX 1K 72 LABs 136 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
    發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

    采購需求

    (若只采購一條型號，填寫一行即可)

    發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

    發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

    *型號 *數(shù)量 廠商 批號 封裝
    添加更多采購

    我的聯(lián)系方式

    *
    *
    *