參數(shù)資料
型號： CY7C4255-10
廠商： Cypress Semiconductor Corp.
英文描述： 8K/16K x 18 Deep Sync FIFOs
中文描述： 8K/16K × 18深同步FIFO的
文件頁數(shù)： 2/22頁
文件大?。?/td> 348K
代理商： CY7C4255-10
CY7C4255
CY7C4265
Document #: 38-06004 Rev. *B
Page 2 of 22
Functional Description
(continued)
The CY7C4255/65 provides five status pins. These pins are decod-
ed to determine one of five states: Empty, Almost Empty, Half Full,
Almost Full, and Full. The Half Full flag shares the WXO pin. This flag
is valid in the stand-alone and width-expansion configurations. In
the depth expansion, this pin provides the expansion out
(WXO) information that is used to signal the next FIFO
when it will be activated.
The Empty and Full flags are synchronous, i.e., they change
state relative to either the Read Clock (RCLK) or the Write
Clock (WCLK). When entering or exiting the Empty states, the
flag is updated exclusively by the RCLK. The flag denoting Full
states is updated exclusively by WCLK. The synchronous flag
architecture guarantees that the flags will remain valid from
one clock cycle to the next. The Almost Empty/Almost Full
flags become synchronous if the V
CC
/SMODE is tied to V
SS
.
All configurations are fabricated using an advanced 0.5
μ
CMOS technology. Input ESD protection is greater than
2001V, and latch-up is prevented by the use of guard rings.
Pin Configurations
E
TQFP/STQFP
Top View
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
1
6
1
6
1
6
2
6
2
6
2
5
2
5
2
5
2
5
2
5
2
5
2
5
2
5
3
5
3
5
3
4
D
14
D
13
D
12
D
11
D
10
D
9
D
8
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
D
15
Q
1
G
Q
1
Q
1
G
V
C
R
O
L
R
R
G
D
1
D
1
P
W
W
W
V
C
P
R
F
W
R
Q
0
Q
1
G
Q
2
Q
3
Q
14
Q
13
GND
Q
12
Q
11
V
CC
Q
10
Q
9
GND
Q
8
Q
7
Q
6
Q
5
GND
Q
4
V
CC
V
C
/
F
4255–3
CY7C4255
CY7C4265
Selection Guide
7C4255/65-10
100
8
10
3
0.5
8
45
50
7C4255/65-15
66.7
10
15
4
1
10
45
50
7C4255/65-25
40
15
25
6
1
15
45
50
7C4255/65-35
28.6
20
35
7
2
20
45
50
Maximum Frequency (MHz)
Maximum Access Time (ns)
Minimum Cycle Time (ns)
Minimum Data or Enable Set-Up (ns)
Minimum Data or Enable Hold (ns)
Maximum Flag Delay (ns)
Active Power Supply
Current (I
CC1
) (mA)
Commercial
Industrial
CY7C4255
8K x 18
64-pin TQFP, STQFP 64-pin TQFP, STQFP
CY7C4265
16K x18
Density
Package
相關(guān)PDF資料
PDF描述
CY7C4255-15 8K/16K x 18 Deep Sync FIFOs
CY7C4255-25 8K/16K x 18 Deep Sync FIFOs
CY7C4255-35 8K/16K x 18 Deep Sync FIFOs
CY7C4265-10 8K/16K x 18 Deep Sync FIFOs
CY7C4265-15 8K/16K x 18 Deep Sync FIFOs
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CY7C4255-10AC 功能描述:IC DEEP SYNC FIFO 8KX18 64LQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:CY7C 標(biāo)準(zhǔn)包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數(shù)據(jù)速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:24-PDIP 包裝:管件 其它名稱:74F433
CY7C4255-10AXC 功能描述:IC DEEP SYNC FIFO 8KX18 64LQFP RoHS:是 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:CY7C 標(biāo)準(zhǔn)包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數(shù)據(jù)速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:24-PDIP 包裝:管件 其它名稱:74F433
CY7C4255-10AXCT 功能描述:IC SYNC FIFO MEM 8KX18 64LQFP RoHS:是 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:CY7C 標(biāo)準(zhǔn)包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數(shù)據(jù)速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:24-PDIP 包裝:管件 其它名稱:74F433
CY7C4255-15AXC 功能描述:IC SYNC FIFO MEM 8KX18 64LQFP RoHS:是 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:CY7C 標(biāo)準(zhǔn)包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數(shù)據(jù)速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:24-PDIP 包裝:管件 其它名稱:74F433
CY7C4255V-10ASXC 功能描述:先進(jìn)先出 8K X18 LOW VOLTAGE DEEP SYNC 先進(jìn)先出 RoHS:否 制造商:IDT 電路數(shù)量: 數(shù)據(jù)總線寬度:18 bit 總線定向:Unidirectional 存儲容量:4 Mbit 定時類型:Synchronous 組織:256 K x 18 最大時鐘頻率:100 MHz 訪問時間:10 ns 電源電壓-最大:3.6 V 電源電壓-最小:6 V 最大工作電流:35 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-80 封裝:
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*