- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379058 > CY7C1250V18-300BZXI (CYPRESS SEMICONDUCTOR CORP) 36-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency) PDF資料下載
參數(shù)資料
| 型號： | CY7C1250V18-300BZXI |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | DRAM |
| 英文描述： | 36-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency) |
| 中文描述： | 1M X 36 DDR SRAM, 0.45 ns, PBGA165 |
| 封裝： | 15 X 17 MM, 1.40 MM HEIGHT, LEAD FREE, MO-216, FBGA-165 |
| 文件頁數(shù)： | 23/27頁 |
| 文件大?。?/td> | 1037K |
| 代理商： | CY7C1250V18-300BZXI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當前第23頁第24頁第25頁第26頁第27頁
CY7C1246V18
CY7C1257V18
CY7C1248V18
CY7C1250V18
Document Number: 001-06348 Rev. *C
Page 23 of 27
Switching Waveforms
Read/Write/Deselect Sequence
[27, 28, 29]
Figure 5. Waveform for 2.0 Cycle Read Latency
DON’T CARE
UNDEFINED
1
2
3
4
5
6
7
8
9
10
READ
READ
READ
NOP
WRITE
WRITE
t
NOP
11
K
K
LD
R/W
A
tKH
tKL
tCYC
tHC
tSA
tHA
SC
A0
A1
A2
A3
A4
CQ
CQ
QVLD
QVLD
t
NOP
t
QVLD
t
tCCQO
tCQOH
t
tCQOH
QVLD
t
NOP
DQ
KHKH
12
(Read Latency = 2.0 Cycles)
NOP
NOP
CCQO
tSD
HD
tSD
tHD
tCLZ
tCHZ
D20
D21
D30
D31
t
CQDOH
Q00
Q11
Q01
Q10
tDOH
tCO
Q40
Q41
tCQD
t
t
tCQH
CQHCQH
Notes
27.Q00 refers to output from address A0. Q01 refers to output from the next internal burst address following A0, that is, A0 + 1.
28.Outputs are disabled (High-Z) one clock cycle after a NOP.
29.The third NOP cycle between read to write transition is not necessary for correct device operation when Read Latency = 2.0 cycles; however at high frequency
operation, it may be required to avoid bus contention.
[+] Feedback
相關PDF資料 |
PDF描述 |
|---|---|
| CY7C1250V18-333BZC | 36-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency) |
| CY7C1250V18-333BZI | 36-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency) |
| CY7C1250V18-333BZXC | 36-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency) |
| CY7C1250V18-333BZXI | 36-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency) |
| CY7C1250V18-375BZC | 36-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency) |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| CY7C1250V18-333BZC | 功能描述:靜態(tài)隨機存取存儲器 36M Q2+ B2 RoHS:否 制造商:Cypress Semiconductor 存儲容量:16 Mbit 組織:1 M x 16 訪問時間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
| CY7C1250V18-333BZI | 制造商:Cypress Semiconductor 功能描述: |
| CY7C1250V18-333BZXC | 功能描述:靜態(tài)隨機存取存儲器 36-Mbit DDR-II+ 靜態(tài)隨機存取存儲器 1.8volts RoHS:否 制造商:Cypress Semiconductor 存儲容量:16 Mbit 組織:1 M x 16 訪問時間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
| CY7C1250XC | 制造商:Cypress Semiconductor 功能描述: |
| CY7C1262XV18-366BZXC | 功能描述:靜態(tài)隨機存取存儲器 36MB (2Mx18) 1.8v 366MHz QDR II 靜態(tài)隨機存取存儲器 RoHS:否 制造商:Cypress Semiconductor 存儲容量:16 Mbit 組織:1 M x 16 訪問時間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復。