- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379058 > CY7C1250V18-300BZXI (CYPRESS SEMICONDUCTOR CORP) 36-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency) PDF資料下載
參數(shù)資料
| 型號(hào)： | CY7C1250V18-300BZXI |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | DRAM |
| 英文描述： | 36-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency) |
| 中文描述： | 1M X 36 DDR SRAM, 0.45 ns, PBGA165 |
| 封裝： | 15 X 17 MM, 1.40 MM HEIGHT, LEAD FREE, MO-216, FBGA-165 |
| 文件頁數(shù)： | 15/27頁 |
| 文件大小： | 1037K |
| 代理商： | CY7C1250V18-300BZXI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁當(dāng)前第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁
CY7C1246V18
CY7C1257V18
CY7C1248V18
CY7C1250V18
Document Number: 001-06348 Rev. *C
Page 15 of 27
TAP Controller Block Diagram
TAP Electrical Characteristics
Over the Operating Range
[10, 11, 12]
Parameter
Description
Test Conditions
Min
Max
Unit
V
OH1
Output HIGH Voltage
I
OH
=
2.0 mA
I
OH
=
100
μ
A
1.4
V
V
OH2
Output HIGH Voltage
1.6
V
V
OL1
Output LOW Voltage
I
OL
= 2.0 mA
I
OL
= 100
μ
A
0.4
V
V
OL2
Output LOW Voltage
0.2
V
V
IH
Input HIGH Voltage
0.65V
DD
V
DD
+ 0.3
V
V
IL
Input LOW Voltage
–0.3
0.35V
DD
V
I
X
Input and Output Load Current
GND
≤
V
I
≤
V
DD
5
5
μ
A
0
0
1
2
.
.
29
30
31
Boundary Scan Register
Identification Register
0
1
2
.
.
.
.
108
0
1
2
Instruction Register
Bypass Register
Selection
Circuitry
Selection
Circuitry
TAP Controller
TDI
TDO
TCK
TMS
Notes
10.These characteristics apply to the TAP inputs (TMS, TCK, TDI and TDO). Parallel load levels are specified in
“Electrical Characteristics” on page 20
.
11. Overshoot: V
(AC) < V
+ 0.3V (pulse width less than t
CYC
/2). Undershoot: V
IL
(AC) >
0.3V (pulse width less than t
CYC
/2).
12.All voltage refers to ground.
[+] Feedback
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY7C1250V18-333BZC | 36-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency) |
| CY7C1250V18-333BZI | 36-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency) |
| CY7C1250V18-333BZXC | 36-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency) |
| CY7C1250V18-333BZXI | 36-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency) |
| CY7C1250V18-375BZC | 36-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.0 Cycle Read Latency) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY7C1250V18-333BZC | 功能描述:靜態(tài)隨機(jī)存取存儲(chǔ)器 36M Q2+ B2 RoHS:否 制造商:Cypress Semiconductor 存儲(chǔ)容量:16 Mbit 組織:1 M x 16 訪問時(shí)間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
| CY7C1250V18-333BZI | 制造商:Cypress Semiconductor 功能描述: |
| CY7C1250V18-333BZXC | 功能描述:靜態(tài)隨機(jī)存取存儲(chǔ)器 36-Mbit DDR-II+ 靜態(tài)隨機(jī)存取存儲(chǔ)器 1.8volts RoHS:否 制造商:Cypress Semiconductor 存儲(chǔ)容量:16 Mbit 組織:1 M x 16 訪問時(shí)間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
| CY7C1250XC | 制造商:Cypress Semiconductor 功能描述: |
| CY7C1262XV18-366BZXC | 功能描述:靜態(tài)隨機(jī)存取存儲(chǔ)器 36MB (2Mx18) 1.8v 366MHz QDR II 靜態(tài)隨機(jī)存取存儲(chǔ)器 RoHS:否 制造商:Cypress Semiconductor 存儲(chǔ)容量:16 Mbit 組織:1 M x 16 訪問時(shí)間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。