- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379053 > CY7C09199V (Cypress Semiconductor Corp.) 3.3V 128K x 9 Synchronous Dual-Port Static RAM(3.3V 128K x 9 同步雙端口靜態(tài)RAM) PDF資料下載
參數(shù)資料
| 型號： | CY7C09199V |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | 3.3V 128K x 9 Synchronous Dual-Port Static RAM(3.3V 128K x 9 同步雙端口靜態(tài)RAM) |
| 中文描述： | 3.3 128K的× 9同步雙端口靜態(tài)RAM（3.3 128K的× 9同步雙端口靜態(tài)RAM）的 |
| 文件頁數(shù)： | 7/18頁 |
| 文件大?。?/td> | 580K |
| 代理商： | CY7C09199V |
CY7C09079V/89V/99V
CY7C09179V/89V/99V
Document #: 38-06043 Rev. *B
Page 7 of 18
Notes:
14.Test conditions used are Load 2.
15.This parameter is guaranteed by design, but it is not production tested.
Switching Characteristics
Over the Operating Range
Parameter
Description
CY7C09079V/89V/99V
CY7C09179V/89V/99V
-7
[1]
Unit
-6
[1]
-9
-12
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
f
MAX1
f
MAX2
t
CYC1
t
CYC2
t
CH1
t
CL1
t
CH2
t
CL2
t
R
t
F
t
SA
t
HA
t
SC
t
HC
t
SW
t
HW
t
SD
t
HD
t
SAD
t
HAD
t
SCN
t
HCN
t
SRST
t
HRST
t
OE
t
OLZ[14, 15]
t
OHZ[14, 15]
t
CD1
t
CD2
t
DC
t
CKHZ[14, 15]
t
CKLZ[14, 15]
Port to Port Delays
f
Max
Flow-Through
f
Max
Pipelined
Clock Cycle Time - Flow-Through
53
45
40
33
MHz
100
83
67
50
MHz
19
22
25
30
ns
Clock Cycle Time - Pipelined
10
12
15
20
ns
Clock HIGH Time - Flow-Through
6.5
7.5
12
12
ns
Clock LOW Time - Flow-Through
6.5
7.5
12
12
ns
Clock HIGH Time - Pipelined
4
5
6
8
ns
Clock LOW Time - Pipelined
4
5
6
8
ns
Clock Rise Time
3
3
3
3
ns
Clock Fall Time
3
3
3
3
ns
Address Set-Up Time
3.5
4
4
4
ns
Address Hold Time
0
0
1
1
ns
Chip Enable Set-Up Time
3.5
4
4
4
ns
Chip Enable Hold Time
0
0
1
1
ns
R/W Set-Up Time
3.5
4
4
4
ns
R/W Hold Time
0
0
1
1
ns
Input Data Set-Up Time
3.5
4
4
4
ns
Input Data Hold Time
0
0
1
1
ns
ADS Set-Up Time
3.5
4
4
4
ns
ADS Hold Time
0
0
1
1
ns
CNTEN Set-Up Time
3.5
4.5
5
5
ns
CNTEN Hold Time
0
0
1
1
ns
CNTRST Set-Up Time
3.5
4
4
4
ns
CNTRST Hold Time
0
0
1
1
ns
Output Enable to Data Valid
8
9
10
12
ns
OE to Low Z
2
2
2
2
ns
OE to High Z
1
7
1
7
1
7
1
7
ns
Clock to Data Valid - Flow-Through
15
18
20
25
ns
Clock to Data Valid - Pipelined
6.5
7.5
9
12
ns
Data Output Hold After Clock HIGH
2
2
2
2
ns
Clock HIGH to Output High Z
2
9
2
9
2
9
2
9
ns
Clock HIGH to Output Low Z
2
2
2
2
ns
t
CWDD
t
CCS
Write Port Clock HIGH to Read Data Delay
30
35
40
40
ns
Clock to Clock Set-Up Time
9
10
15
15
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY7C09179 | 32K x 9 Synchronous Dual-Port Static RAM(32K x 9 同步雙端口靜態(tài)RAM) |
| CY7C09079 | 32K x 8 Synchronous Dual-Port Static RAM(32K x 8 同步雙端口靜態(tài)RAM) |
| CY7C09089 | 64K x 8 Synchronous Dual-Port Static RAM(64K x 8 同步雙端口靜態(tài)RAM) |
| CY7C09099 | 128K x 8 Synchronous Dual-Port Static RAM(128K x 8 同步雙端口靜態(tài)RAM) |
| CY7C09189 | 64K x 9 Synchronous Dual-Port Static RAM(64K x 9 同步雙端口靜態(tài)RAM) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY7C09199V-12AC | 制造商:Cypress Semiconductor 功能描述: |
| CY7C09199V-12AXC | 功能描述:IC SRAM 1.152MBIT 12NS 100LQFP RoHS:是 類別:集成電路 (IC) >> 存儲器 系列:- 標準包裝:1,000 系列:- 格式 - 存儲器:RAM 存儲器類型:移動 SDRAM 存儲容量:256M（8Mx32） 速度:133MHz 接口:并聯(lián) 電源電壓:1.7 V ~ 1.95 V 工作溫度:-40°C ~ 85°C 封裝/外殼:90-VFBGA 供應(yīng)商設(shè)備封裝:90-VFBGA（8x13） 包裝:帶卷 (TR) 其它名稱:557-1327-2 |
| CY7C09199V-6AC | 制造商:Rochester Electronics LLC 功能描述:3.3V 128K X 9 SYNC DPSRAM - Bulk |
| CY7C09199V-6AXC | 功能描述:IC SRAM 1.152MBIT 6.5NS 100LQFP RoHS:是 類別:集成電路 (IC) >> 存儲器 系列:- 標準包裝:1,000 系列:- 格式 - 存儲器:RAM 存儲器類型:移動 SDRAM 存儲容量:256M（8Mx32） 速度:133MHz 接口:并聯(lián) 電源電壓:1.7 V ~ 1.95 V 工作溫度:-40°C ~ 85°C 封裝/外殼:90-VFBGA 供應(yīng)商設(shè)備封裝:90-VFBGA（8x13） 包裝:帶卷 (TR) 其它名稱:557-1327-2 |
| CY7C09199V-7AC | 制造商:Rochester Electronics LLC 功能描述:3.3V 128K X 9 SYNC DPSRAM - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。