參數(shù)資料
型號(hào)： AMD-K6
廠商： Advanced Micro Devices, Inc.
元件分類： 圓形連接器
英文描述： Circular Connector; No. of Contacts:5; Series:MS27497; Body Material:Aluminum; Connecting Termination:Crimp; Connector Shell Size:14; Circular Contact Gender:Pin; Circular Shell Style:Wall Mount Receptacle; Insert Arrangement:14-5 RoHS Compliant: No
中文描述： 的AMD - K6處理器
文件頁(yè)數(shù)： 346/346頁(yè)
文件大?。?/td> 4918K
代理商： AMD-K6
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)第263頁(yè)第264頁(yè)第265頁(yè)第266頁(yè)第267頁(yè)第268頁(yè)第269頁(yè)第270頁(yè)第271頁(yè)第272頁(yè)第273頁(yè)第274頁(yè)第275頁(yè)第276頁(yè)第277頁(yè)第278頁(yè)第279頁(yè)第280頁(yè)第281頁(yè)第282頁(yè)第283頁(yè)第284頁(yè)第285頁(yè)第286頁(yè)第287頁(yè)第288頁(yè)第289頁(yè)第290頁(yè)第291頁(yè)第292頁(yè)第293頁(yè)第294頁(yè)第295頁(yè)第296頁(yè)第297頁(yè)第298頁(yè)第299頁(yè)第300頁(yè)第301頁(yè)第302頁(yè)第303頁(yè)第304頁(yè)第305頁(yè)第306頁(yè)第307頁(yè)第308頁(yè)第309頁(yè)第310頁(yè)第311頁(yè)第312頁(yè)第313頁(yè)第314頁(yè)第315頁(yè)第316頁(yè)第317頁(yè)第318頁(yè)第319頁(yè)第320頁(yè)第321頁(yè)第322頁(yè)第323頁(yè)第324頁(yè)第325頁(yè)第326頁(yè)第327頁(yè)第328頁(yè)第329頁(yè)第330頁(yè)第331頁(yè)第332頁(yè)第333頁(yè)第334頁(yè)第335頁(yè)第336頁(yè)第337頁(yè)第338頁(yè)第339頁(yè)第340頁(yè)第341頁(yè)第342頁(yè)第343頁(yè)第344頁(yè)第345頁(yè)當(dāng)前第346頁(yè)
328
Index
AMD-K6
Processor Data Sheet
20695H/0—March 1998
Preliminary Information
Stop Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
Stop Clock State . . . . . . . . . . . . . . . . . . . . . . . . . .161
,
226
–
227
Stop Grant Inquire State . . . . . . . . . . . . . . . . . . . . . . . 223
–
226
Stop Grant State . . . . . . . . . . . . . . . . . . . . . . . . . .161
,
225
–
226
STPCLK# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .113
,
225
Switching Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . 241
60-MHz bus operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
66-MHz bus operation. . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
input setup and hold timings for 60-MHz bus . . . . . . . . 250
input setup and hold timings for 66-MHz bus . . . . . . . . 246
output delay timings for 60-MHz bus . . . . . . . . . . . . . . . 248
output delay timings for 66-MHz bus . . . . . . . . . . . . . . . 244
Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .241
,
311
valid delay, float, setup, and hold timings . . . . . . . . . . . 243
SYSCALL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282
–
283
SYSCALL/SYSRET Target Address Register
(STAR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282
–
283
SYSRET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283
System Design, Airflow Management in a . . . . . . . . . . . . . 264
System Management Interrupt . . . . . . . . . . . . . . . . . . . . . . 111
System Management Interrupt Active . . . . . . . . . . . . . . . . 112
System Management Mode (SMM). . . . . . . . . . . . . . .193
,
297
T
Table, Branch History. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
TAP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .205
,
299
TAP Controller States
Capture-DR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Capture-IR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Shift-DR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Shift-IR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
State Machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
test-logic-reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Update-DR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Update-IR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
TAP Instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
BYPASS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
EXTEST. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
HIGHZ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
IDCODE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
SAMPLE/PRELOAD. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
TAP Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .206
,
300
Instruction Register (IR) . . . . . . . . . . . . . . . . . . . . . . . . . 206
TAP Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
Target Cache, Branch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
Task State Segment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
TCK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
TDI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
TDO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Temperature . . . . . . . . . . . . . . . .233
,
259
–
260
,
262
,
305
,
313
case. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
Test Access Port, Boundary-Scan. . . . . . . . . . . . . . . . .205
,
299
Test and Debug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .203
,
299
Test Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
Test Data Input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Test Data Output. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Test Mode Select. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
Test Mode, Tri-State . . . . . . . . . . . . . . . . . . . . . . . . . . .204
,
299
Test Register 12 (TR12) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Test Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
Test-Logic-Reset state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Thermal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
,
260
–
264
,
307
design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
,
313
heat dissipation path. . . . . . . . . . . . . . . . . . . . . . . . . . . . 261
layout and airflow consideration . . . . . . . . . . . . . . . . . . 262
measuring case temperature . . . . . . . . . . . . . . . . . . . . . 262
package specifications . . . . . . . . . . . . . . . . . . . . . . 259
,
313
Time Stamp Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
Timing Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
TMS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
TR12 . . . . . . . . . . . . . . . . . . . . 37
–
38
,
170
,
174
–
175
,
180
,
215
Transition from Protected Mode to Real Mode,
INIT-Initiated . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
Translation Lookaside Buffer (TLB) . . . . . . . . . . . . . . . . . 171
Trap Dword, I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
Tri-State Test Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
,
299
TRST# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
TSC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37
–
38
,
170
,
224
–
225
TSS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .41
,
47
–
48
,
197
,
220
V
VCC2DET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
,
287
VCC2H/L#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287
Voltage . . . . . . . . . . . . . . . . 115
,
122
,
229
,
233
–
234
,
238
,
241
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .287
,
303
,
305
–
306
regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
–
263
Voltage Ranges. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
W
W/R# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
,
237
–
238
WAE15M. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
WAELIM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
WB/WT# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
WBINVD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184
WCDE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
,
178
,
181
WHCR . . . . . . . . . . . . . . . . . . . . . . . 37
,
39
,
170
,
179
,
181
,
283
Write Allocate . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
,
177
–
182
enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
,
178
enable limit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
,
178
limit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
logic mechanisms and conditions. . . . . . . . . . . . . . . . . . 180
Write Handling Control Register (WHCR). . . . . . . . . 39
,
283
Write to a Cacheable Page . . . . . . . . . . . . . . . . . . . . . . . . . 178
Write to a Sector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
Write/Read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
Writeback . . . . . . . . . . . . . 90
,
92
–
93
,
103
,
109
,
112
,
116
,
119
. . . . . . . . .132
–
133
,
158
,
171
,
176
,
182
,
185
,
187
,
228
burst . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
cycles. . . . . . . . . . . . . . . . . . . . . 79
,
81
–
82
,
95
,
98
,
116
,
132
. . . . . . . . . . . . . . . . . . . . . 140
,
144
,
146
,
148
,
150
,
154
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .174
–
175
,
216
,
226
Writeback Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
–
11
Writeback or Writethrough . . . . . . . . . . . . . . . . . . . . . . . . 116
Writethrough vs. Writeback Coherency States. . . . . . . . . 187
相關(guān)PDF資料
PDF描述
AMD27C64-150PI 64 Kilobit (8,192 x 8-Bit) CMOS EPROM
AMD27C64 64 Kilobit (8,192 x 8-Bit) CMOS EPROM
AMD27C64-120DC 64 Kilobit (8,192 x 8-Bit) CMOS EPROM
AMD27C64-120DCB 64 Kilobit (8,192 x 8-Bit) CMOS EPROM
AMD27C64-120DE 64 Kilobit (8,192 x 8-Bit) CMOS EPROM
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AMD-K6/233ACZ 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor
AMD-K6/233BCZ 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor
AMD-K6/266ACZ 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor
AMD-K6/266BCZ 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor
AMD-K6/300ADZ 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32-Bit Microprocessor
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*