- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4535 > AGLN125V2-CSG81 (Microsemi SoC)IC FPGA NANO 1KB 125K 81-CSP PDF資料下載
參數(shù)資料
| 型號： | AGLN125V2-CSG81 |
| 廠商： | Microsemi SoC |
| 文件頁數(shù)： | 70/150頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA NANO 1KB 125K 81-CSP |
| 標準包裝： | 640 |
| 系列： | IGLOO nano |
| 邏輯元件/單元數(shù)： | 3072 |
| RAM 位總計： | 36864 |
| 輸入/輸出數(shù)： | 60 |
| 門數(shù)： | 125000 |
| 電源電壓： | 1.14 V ~ 1.575 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -20°C ~ 70°C |
| 封裝/外殼： | 81-WFBGA，CSBGA |
| 供應(yīng)商設(shè)備封裝： | 81-CSP（5x5） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁當前第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁
IGLOO nano DC and Switching Characteristics
2-10
Revision 17
Power Consumption of Various Internal Resources
Table 2-15 Different Components Contributing to Dynamic Power Consumption in IGLOO nano Devices
For IGLOO nano V2 or V5 Devices, 1.5 V Core Supply Voltage
Parameter
Definition
Device Specific Dynamic Power (W/MHz)
AGLN250 AGLN125 AGLN060 AGLN020 AGLN015 AGLN010
PAC1
Clock contribution of a Global Rib
4.421
4.493
2.700
0
PAC2
Clock contribution of a Global Spine
2.704
1.976
1.982
4.002
2.633
PAC3
Clock contribution of a VersaTile row
1.496
1.504
1.511
1.346
1.340
PAC4
Clock contribution of a VersaTile
used as a sequential module
0.152
0.153
0.148
0.143
PAC5
First contribution of a VersaTile used
as a sequential module
0.057
PAC6
Second contribution of a VersaTile
used as a sequential module
0.207
PAC7
Contribution of a VersaTile used as
a combinatorial module
0.17
PAC8
Average contribution of a routing net
0.7
PAC9
Contribution of an I/O input pin
(standard-dependent)
PAC10
Contribution of an I/O output pin
(standard-dependent)
See Table 2-14.
PAC11
Average contribution of a RAM block
during a read operation
25.00
N/A
PAC12
Average contribution of a RAM block
during a write operation
30.00
N/A
PAC13
Dynamic contribution for PLL
2.70
N/A
Table 2-16 Different Components Contributing to the Static Power Consumption in IGLOO nano Devices
For IGLOO nano V2 or V5 Devices, 1.5 V Core Supply Voltage
Parameter
Definition
Device -Specific Static Power (mW)
AGLN250 AGLN125 AGLN060 AGLN020 AGLN015 AGLN010
PDC1
Array static power in Active mode
PDC2
Array static power in Static (Idle)
mode
PDC3
Array static power in Flash*Freeze
mode
PDC4 1
Static PLL contribution
1.84
N/A
PDC5
Bank quiescent power
(VCCI-dependent)2
Notes:
1. Minimum contribution of the PLL when running at lowest frequency.
2. For a different output load, drive strength, or slew rate, Microsemi recommends using the Microsemi power spreadsheet
calculator or the SmartPower tool in Libero SoC.
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。