Revision 17 2-45 Input Register Timing Characteristics 1.5 V DC Core Voltage Figure 2-14 " />
參數(shù)資料
型號(hào)： AGLN125V2-CSG81
廠商： Microsemi SoC
文件頁數(shù)： 109/150頁
文件大?。?/td> 0K
描述： IC FPGA NANO 1KB 125K 81-CSP
標(biāo)準(zhǔn)包裝： 640
系列： IGLOO nano
邏輯元件/單元數(shù)： 3072
RAM 位總計(jì)： 36864
輸入/輸出數(shù)： 60
門數(shù)： 125000
電源電壓： 1.14 V ~ 1.575 V
安裝類型： 表面貼裝
工作溫度： -20°C ~ 70°C
封裝/外殼： 81-WFBGA，CSBGA
供應(yīng)商設(shè)備封裝： 81-CSP（5x5）
IGLOO nano Low Power Flash FPGAs
Revision 17
2-45
Input Register
Timing Characteristics
1.5 V DC Core Voltage
Figure 2-14 Input Register Timing Diagram
50%
Clear
Out_1
CLK
Data
Preset
50%
t
ISUD
t
IHD
50%
t
ICLKQ
1
0
t
IRECPRE
t
IREMPRE
t
IRECCLR
t
IREMCLR
t
IWCLR
t
IWPRE
t
IPRE2Q
t
ICLR2Q
t
ICKMPWH tICKMPWL
50%
Table 2-72 Input Data Register Propagation Delays
Commercial-Case Conditions: TJ = 70°C, Worst-Case VCC = 1.425 V
Parameter
Description
Std.
Units
tICLKQ
Clock-to-Q of the Input Data Register
0.42
ns
tISUD
Data Setup Time for the Input Data Register
0.47
ns
tIHD
Data Hold Time for the Input Data Register
0.00
ns
tICLR2Q
Asynchronous Clear-to-Q of the Input Data Register
0.79
ns
tIPRE2Q
Asynchronous Preset-to-Q of the Input Data Register
0.79
ns
tIREMCLR
Asynchronous Clear Removal Time for the Input Data Register
0.00
ns
tIRECCLR
Asynchronous Clear Recovery Time for the Input Data Register
0.24
ns
tIREMPRE
Asynchronous Preset Removal Time for the Input Data Register
0.00
ns
tIRECPRE
Asynchronous Preset Recovery Time for the Input Data Register
0.24
ns
tIWCLR
Asynchronous Clear Minimum Pulse Width for the Input Data Register
0.19
ns
tIWPRE
Asynchronous Preset Minimum Pulse Width for the Input Data Register
0.19
ns
tICKMPWH
Clock Minimum Pulse Width HIGH for the Input Data Register
0.31
ns
tICKMPWL
Clock Minimum Pulse Width LOW for the Input Data Register
0.28
ns
Note: For specific junction temperature and voltage supply levels, refer to Table 2-6 on page 2-6 for derating values.
相關(guān)PDF資料
PDF描述
RMC50DRTH-S93 CONN EDGECARD 100PS DIP .100 SLD
HMC44DRTN-S93 CONN EDGECARD 88POS DIP .100 SLD
HMC44DRTH-S93 CONN EDGECARD 88POS DIP .100 SLD
HMC44DREN-S93 CONN EDGECARD 88POS .100 EYELET
BR24T64NUX-WTR IC EEPROM I2C 64K 400KHZ 8-VSON
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AGLN125V2-CSG81I 功能描述:IC FPGA NANO 1KB 125K 81-CSP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:IGLOO nano 標(biāo)準(zhǔn)包裝:152 系列:IGLOO PLUS LAB/CLB數(shù):- 邏輯元件/單元數(shù):792 RAM 位總計(jì):- 輸入/輸出數(shù):120 門數(shù):30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA，CSBGA 供應(yīng)商設(shè)備封裝:289-CSP（14x14）
AGLN125V2-CSG81Y 制造商:Microsemi Corporation 功能描述:Res Thick Film NET 2K Ohm 5% 7/20W ±300ppm/°C ISOL Ceramic 14-Pin Flat Flat SMD Tube
AGLN125V2-DIELOT 制造商:Microsemi Corporation 功能描述:AGLN125V2-DIELOT - Gel-pak, waffle pack, wafer, diced wafer on film
AGLN125V2-QNG100 制造商:Microsemi Corporation 功能描述:FPGA IGLOO NANO 125K GATES COMM 130NM 1.2V/1.5V 100QFN - Trays
AGLN125V2-QNG100I 制造商:Microsemi Corporation 功能描述:FPGA IGLOO NANO 125K GATES IND 130NM 1.2V/1.5V 100QFN - Trays
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*