參數(shù)資料
型號(hào)： ADV212BBCZRL-150
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 24/44頁(yè)
文件大小： 0K
描述： IC CODEC VID JPEG 2000 144CSPBGA
標(biāo)準(zhǔn)包裝： 1
系列： Wavescale®
類(lèi)型： JPEG2000 視頻編解碼器
分辨率（位）： 16 b
三角積分調(diào)變： 無(wú)
電壓 - 電源，模擬： 1.5V，3.3V
電壓 - 電源，數(shù)字： 1.5V，3.3V
工作溫度： -40°C ~ 85°C
安裝類(lèi)型： 表面貼裝
封裝/外殼： 144-BGA，CSPBGA
供應(yīng)商設(shè)備封裝： 144-CSPBGA（13x13）
包裝： 標(biāo)準(zhǔn)包裝
產(chǎn)品目錄頁(yè)面： 776 (CN2011-ZH PDF)
配用： ADV212-HD-EB-ND - BOARD EVALUATION FOR ADV212-HD
其它名稱(chēng)： ADV212BBCZRL-150DKR
ADV212
Rev. B | Page 30 of 44
PLL REGISTERS
The ADV212 uses the PLL_HI and PLL_LO direct registers to
configure the PLL. Any time the PLL_LO register is modified,
the host must wait at least 20 s before reading from or writing
to another register. If this delay is not implemented, erratic
behavior may result.
MCLK is the input clock to the ADV212 PLL and is used to
generate the internal JCLK (JPEG2000 processor clock) and
HCLK (embedded CPU clock).
The PLL can be programmed to have any possible final
multiplier value as long as
JCLK > 50 MHz and < 150 MHz (144-pin version).
JCLK > 50 MHz and < 115 MHz (121-pin version).
HCLK < 81 MHz (121-pin version) or HCLK < 108 MHz
(144-pin version).
JCLK ≥ 2 × VCLK for single-component input.
JCLK ≥ 2 × VCLK for YCbCr [4:2:2] input.
In JDATA mode (JDATA), JCLK must be 4 × MCLK
or higher.
The maximum burst frequency for external DMA modes is
≤ 0.36 JCLK.
For MCLK frequencies greater than 50 MHz, the input
clock divider must be enabled; that is, IPD must be set
to 1. IPD cannot be enabled for MCLK frequencies
below 20 MHz.
Deinterlace modes require JCLK ≥ 4 × MCLK.
It is not recommended to use an LLC output from a video
decoder as a clock source for MCLK.
To achieve the lowest power consumption, an MCLK frequency
of 27 MHz is recommended for a standard definition CCIR 656
input. The PLL circuit is recommended to have a multiplier of
3. This sets JCLK and HCLK to 81 MHz.
LPF
PHASE
DETECT
VCO
JCLK
HCLK
÷2
HCLKD
÷PLLMULT
÷2
LFB
÷2
IPD
BYPASS
MCLK
06389-
009
Figure 32. PLL Architecture and Control Functions
Table 20. Recommended PLL Register Settings
IPD
LFB
PLLMULT
HCLKD
HCLK
JCLK
0
N
0
N × MCLK
0
N
1
N × MCLK/2
N × MCLK
0
1
N
0
2 × N × MCLK
0
1
N
1
N × MCLK
2 × N × MCLK
1
0
N
0
N × MCLK/2
1
0
N
1
N × MCLK/4
N × MCLK/2
1
N
0
N × MCLK
1
N
1
N × MCLK/2
N × MCLK
Table 21. Recommended Values for PLL_HI and PLL_LO Registers
Video Standard
CLKIN Frequency on MCLK
PLL_HI
PLL_LO
SMPTE 125M or ITU-R BT.656 (NTSC or PAL)
27 MHz
0x0008
0x0004
SMPTE 293M (525p)
27 MHz
0x0008
0x0004
ITU-R BT.1358 (625p)
27 MHz
0x0008
0x0004
SMPTE 274M (1080i)
74.25 MHz
0x0008
0x0084
相關(guān)PDF資料
PDF描述
VE-B0D-IX-B1 CONVERTER MOD DC/DC 85V 75W
MC908GZ32VFUE IC MCU 8BIT 32K FLASH 64-QFP
VI-B1X-IW-B1 CONVERTER MOD DC/DC 5.2V 100W
VI-B03-IX-B1 CONVERTER MOD DC/DC 24V 75W
MCIMX353DJQ5CR2 MULTIMEDIA PROCESSOR 400-MAPBGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADV212-HD-EB 功能描述:BOARD EVALUATION FOR ADV212-HD RoHS:否 類(lèi)別:編程器，開(kāi)發(fā)系統(tǒng) >> 評(píng)估演示板和套件 系列:- 標(biāo)準(zhǔn)包裝:1 系列:PCI Express® (PCIe) 主要目的:接口，收發(fā)器，PCI Express 嵌入式:- 已用 IC / 零件:DS80PCI800 主要屬性:- 次要屬性:- 已供物品:板
ADV212XBCZ-150 制造商:Analog Devices 功能描述:JPEG2000 VIDEO CODEC - Bulk
ADV216BBCZ 制造商:Analog Devices 功能描述:- Trays
ADV226KBCZ 制造商:Analog Devices 功能描述:
ADV226KBCZRL 制造商:Analog Devices 功能描述:
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*