- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10937 > ADV202BBCZRL-115 (Analog Devices Inc)IC CODEC VIDEO 115MHZ 121CSPBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | ADV202BBCZRL-115 |
| 廠商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 9/40頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC CODEC VIDEO 115MHZ 121CSPBGA |
| 標(biāo)準(zhǔn)包裝： | 1,500 |
| 類型： | JPEG2000 視頻編解碼器 |
| 分辨率（位）： | 16 b |
| 三角積分調(diào)變： | 無 |
| 電壓 - 電源，模擬： | 1.5V，3.3V |
| 電壓 - 電源，數(shù)字： | 1.5V，3.3V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 121-BGA，CSPBGA |
| 供應(yīng)商設(shè)備封裝： | 121-CSPBGA（12x12） |
| 包裝： | 帶卷 (TR) |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)當(dāng)前第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)
Data Sheet
ADV202
Rev. D | Page 17 of 40
VDATA MODE TIMING
Table 11.
Parameter
Description
Min
Typ
Max
Unit
VDATA
TD
VCLK to VDATA Valid Delay (VDATA Output)
12
ns
VDATA
SU
VDATA Setup to Rising VCLK (VDATA Input)
4
ns
VDATA
HD
VDATA Hold from Rising VCLK (VDATA Input)
4
ns
HSYNC
SU
HSYNC Setup to Rising VCLK
3
ns
HSYNC
HD
HSYNC Hold from Rising VCLK
4
ns
HSYNC
TD
VCLK to HSYNC Valid Delay
12
ns
VSYNC
SU
VSYNC Setup to Rising VCLK
3
ns
VSYNC
HD
VSYNC Hold from Rising VCLK
4
ns
VSYNC
TD
VCLK to VSYNC Valid Delay
12
ns
FIELD
SU
FIELD Setup to Rising VCLK
4
ns
FIELD
HD
FIELD Hold from Rising VCLK
3
ns
FIELD
TD
VCLK to FIELD Valid
12
ns
SYNC DELAY
Decode Data Sync Delay for HD Input with EAV/SAV Codes
7
VCLK cycles
Decode Data Sync Delay for SD Input with EAV/SAV Codes
9
VCLK cycles
Decode Data Sync Delay for HVF Input (from First Rising VCLK after HSYNC Low to
First Data Sample)
10
VCLK cycles
04723-
030
Cr
Y
Cb
Y
FF
EAV
FF
SAV
Cb
Y
Cr
VDATAHD
VDATASU
VCLK
VDATA(IN)
ENCODE CCIR-656 LINE
VDATATD
VCLK
VDATA(OUT)
Cr
Y
Cb
Y
FF
EAV
FF
SAV
Cb
Y
Cr
DECODE MASTER CCIR-656 LINE
VCLK
VDATA(OUT)
VDATATD
SYNC DELAY
Cr
Y
Cb
Y
FF
EAV
FF
SAV
Cb
Y
*HSYNC AND VSYNC DO NOT HAVE TO BE APPLIED SIMULTANEOUSLY
VCLK
VDATA(IN)
HSYNC
VSYNC
Cr
Y
Cb
Y
Cr
Y
Cb
Y
Cr
Y
Cb
HSYNCSU
ENCODE HVF MODE
DECODE SLAVE CCIR-656 LINE
HSYNCHD
VSYNCSU
VSYNCHD
Cb
Y
Cr
Y
Cb
Y
VCLK
HSYNC
VSYNC
DECODE SLAVE HVF MODE
HSYNCHD*
VDATATD
SYNC DELAY
VSYNCHD*
Cb
Y
Cr
Y
Figure 21. Video Mode Timing
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VI-JNH-IX-S | CONVERTER MOD DC/DC 52V 75W |
| VI-JN4-IX-S | CONVERTER MOD DC/DC 48V 75W |
| AD1928YSTZ-RL | IC CODEC 2ADC 8DAC W/PLL 48LQFP |
| VI-JN2-IX-S | CONVERTER MOD DC/DC 15V 75W |
| VI-JN1-IX-S | CONVERTER MOD DC/DC 12V 75W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADV202BBCZRL-150 | 功能描述:IC CODEC VIDEO 150MHZ 144CSPBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動(dòng)態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
| ADV202BCZ-150 | 制造商:Analog Devices 功能描述:JPEG 2000 CODEC CONVERTER, LEAD FREE - Trays |
| ADV202-HD-EB | 制造商:Analog Devices 功能描述: |
| ADV202-SD-EB | 制造商:Analog Devices 功能描述:EVALUATION BOARD FOR ADV202 |
| ADV202XBBCZ-150 | 制造商:Analog Devices 功能描述:JPEG 2000 CODEC CONVERTER - Trays |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。