參數(shù)資料
型號(hào)： AD9761-EB
廠商： Analog Devices, Inc.
英文描述： Dual 10-Bit TxDAC+⑩ with 2x Interpolation Filters
中文描述： 雙10位TxDAC系列⑩2倍內(nèi)插濾波器
文件頁(yè)數(shù)： 3/23頁(yè)
文件大?。?/td> 246K
代理商： AD9761-EB
–3–
REV. A
AD9761
DYNAMIC SPECIFICATIONS
Parameter
Min
Typ
Max
Units
DYNAMIC PERFORMANCE
Maximum Output Update Rate
Output Settling Time (t
ST
to 0.025%)
Output Propagation Delay (t
PD
)
Glitch Impulse
Output Rise Time (10% to 90%)
Output Fall Time (10% to 90%)
40
MSPS
ns
Input Clock Cycles
pV-s
ns
ns
35
55
5
2.5
2.5
AC LINEARITY TO NYQUIST
Signal-to-Noise and Distortion (SINAD)
f
OUT
= 1 MHz; CLOCK = 40 MSPS
Effective Number of Bits (ENOBs)
Total Harmonic Distortion (THD)
f
OUT
= 1 MHz; CLOCK = 40 MSPS
Spurious-Free Dynamic Range (SFDR)
f
OUT
= 1 MHz; CLOCK = 40 MSPS; 10 MHz Span
Channel Isolation
f
OUT
= 8 MHz; CLOCK = 40 MSPS; 10 MHz Span
56
9.0
59
9.5
dB
Bits
–68
–58
dB
59
68
dB
90
dBC
DIGITAL SPECIFICATIONS
Parameter
Min
Typ
Max
Units
DIGITAL INPUTS
Logic “1” Voltage @ DVDD = +5 V
Logic “1” Voltage @ DVDD = +3 V
Logic “0” Voltage @ DVDD = +5 V
Logic “0” Voltage @ DVDD = +3 V
Logic “1” Current
Logic “0” Current
Input Capacitance
Input Setup Time (t
S
)
Input Hold Time (t
H
)
CLOCK High
CLOCK Low
Invalid CLOCK/WRITE Window (t
CINV
)
1
3.5
2.4
5
3
0
0
V
V
V
V
μ
A
μ
A
pF
ns
ns
ns
ns
ns
1.3
0.9
+10
+10
–10
–10
5
3
2
5
5
1
5
NOTES
1
t
CINV
is an invalid window of 4 ns duration beginning 1 ns
AFTER
the rising edge of WRITE in which the rising edge of CLOCK
MUST NOT
occur.
Specifications subject to change without notice.
"I" DATA
"Q" DATA
t
CINV
DB9–DB0
DAC
INPUTS
SELECT
WRITE
CLOCK
t
S
t
H
NOTES: WRITE AND CLOCK CAN BE TIED
TOGETHER. FOR TYPICAL EXAMPLES, REFER
TO DIGITAL INPUTS AND INTERLEAVED INTERFACE
CONSIDERATION SECTION.
Figure 1. Timing Diagram
(T
MIN
to T
MAX
, AVDD = +5 V, DVDD = +5 V, I
OUTFS
= 10 mA, Differential Transformer Coupled Output,
50
V
Doubly Terminated, unless otherwise noted)
(T
MIN
to T
MAX
, AVDD = +5 V, DVDD = +5 V, I
OUTFS
= 10 mA unless otherwise noted)
相關(guān)PDF資料
PDF描述
AD9761ARS Dual 10-Bit TxDAC+⑩ with 2x Interpolation Filters
AD9761 Dual 10-Bit TxDAC with 23 Interpolation Filters(內(nèi)插濾波器的雙10位D/A轉(zhuǎn)換器)
AD9762 Analog Devices: Data Converters: DAC 12-Bit, 10 ns to 100 ns Converters Selection Table
AD9762-EB 12-Bit, 125 MSPS TxDAC D/A Converter
AD9762AR 12-Bit, 125 MSPS TxDAC D/A Converter
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9761-EBZ 功能描述:BOARD EVAL FOR AD9761 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評(píng)估板 - 數(shù)模轉(zhuǎn)換器 (DAC) 系列:TxDAC® 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- DAC 的數(shù)量:4 位數(shù):12 采樣率（每秒）:- 數(shù)據(jù)接口:串行，SPI? 設(shè)置時(shí)間:3µs DAC 型:電流/電壓 工作溫度:-40°C ~ 85°C 已供物品:板 已用 IC / 零件:MAX5581
AD9762 制造商:AD 制造商全稱:Analog Devices 功能描述:Analog Devices: Data Converters: DAC 12-Bit, 10 ns to 100 ns Converters Selection Table
AD9762AR 功能描述:IC DAC 12BIT 125MSPS 28-SOIC RoHS:否 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:TxDAC® 產(chǎn)品培訓(xùn)模塊:Data Converter Fundamentals DAC Architectures 標(biāo)準(zhǔn)包裝:750 系列:- 設(shè)置時(shí)間:7µs 位數(shù):16 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:1 電壓電源:雙 ± 功率耗散（最大）:100mW 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-LCC（J 形引線） 供應(yīng)商設(shè)備封裝:28-PLCC（11.51x11.51） 包裝:帶卷 (TR) 輸出數(shù)目和類型:1 電壓，單極；1 電壓，雙極 采樣率（每秒）:143k
AD9762ARRL 功能描述:IC DAC 12BIT 100KSPS 28-SOIC RoHS:否 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:TxDAC® 標(biāo)準(zhǔn)包裝:47 系列:- 設(shè)置時(shí)間:2µs 位數(shù):14 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:1 電壓電源:單電源 功率耗散（最大）:55µW 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應(yīng)商設(shè)備封裝:28-SSOP 包裝:管件 輸出數(shù)目和類型:1 電流，單極；1 電流，雙極 采樣率（每秒）:*
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*