參數(shù)資料
型號(hào)： AD9641BCPZ-80
廠商： Analog Devices Inc
文件頁數(shù)： 33/36頁
文件大?。?/td> 0K
描述： IC ADC 14BIT SRL 80MSPS 32LFCSP
標(biāo)準(zhǔn)包裝： 1
位數(shù)： 14
采樣率（每秒）： 80M
數(shù)據(jù)接口： 串行，SPI?
轉(zhuǎn)換器數(shù)目： 1
電壓電源： 模擬和數(shù)字
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 32-WFQFN 裸露焊盤，CSP
供應(yīng)商設(shè)備封裝： 32-LFCSP-WQ（5x5）
包裝： 托盤
輸入數(shù)目和類型： 1 個(gè)差分，雙極
AD9641
Data Sheet
Rev. B | Page 6 of 36
Parameter
Temperature
Min
Typ
Max
Unit
LOGIC INPUT/OUTPUT (SDIO)1
Logic Compliance
CMOS
High Level Input Voltage
Full
1.22
2.1
V
Low Level Input Voltage
Full
0
0.6
V
High Level Input Current
Full
10
+10
μA
Low Level Input Current
Full
38
128
μA
Input Resistance
Full
26
kΩ
Input Capacitance
Full
5
pF
DIGITAL OUTPUTS
Logic Compliance
Full
CML
Differential Output Voltage (VOD)
Full
0.6
0.8
1.1
V
Output Offset Voltage (VOS)
Full
0.75
DRVDD/2
1.05
V
1 Pull up.
2 Pull down.
SWITCHING SPECIFICATIONS
AVDD = 1.8 V, DRVDD = 1.8 V, maximum sample rate, 1.75 V p-p differential input, VIN = 1.0 dBFS differential input, and DCS enabled,
unless otherwise noted.
Table 4.
AD9641-80
AD9641-155
Parameter
Temperature
Min
Typ
Max
Min
Typ
Max
Unit
CLOCK INPUT PARAMETERS
Input Clock Rate
Full
640
MHz
Conversion Rate1
Full
40
80
40
155
MSPS
CLK Period—Divide-by-1 Mode (tCLK)
Full
12.5
6.45
ns
CLK Pulse Width High (tCH)
Divide-by-1 Mode, DCS Enabled
Full
3.75
6.25
8.75
1.935
3.225
4.515
ns
Divide-by-1 Mode, DCS Disabled
Full
5.95
6.25
6.55
3.065
3.225
3.385
ns
Divide-by-2 Mode Through Divide-by-8 Mode
Full
0.8
ns
Aperture Delay (tA)
Full
0.78
ns
Aperture Uncertainty (Jitter, tJ)
Full
0.125
ps rms
DATA OUTPUT PARAMETERS
Data Output Period or UI (Unit Interval)
Full
1/(20 × fCLK)
sec
Data Output Duty Cycle
25°C
50
%
Data Valid Time
25°C
0.8
0.75
UI
PLL Lock Time (tLOCK)
25°C
4
μs
Wake Up Time (Standby)
25°C
5
μs
Wake Up Time (Power-Down)2
25°C
2.5
ms
Pipeline Delay (Latency)
Full
23
24
23
24
CLK cycles
Data Rate (NRZ)
25°C
1.6
3.1
Gbps
Deterministic Jitter
25°C
40
ps
Random Jitter at 1.6 Gbps
25°C
9.5
ps rms
Random Jitter at 3.1 Gbps
25°C
5.2
ps rms
Output Rise/Fall Time
25°C
50
ps
TERMINATION CHARACTERISTICS
Differential Termination Resistance
25°C
100
Ω
OUT-OF-RANGE RECOVERY TIME
25°C
2
CLK cycles
1 Conversion rate is the clock rate after the divider.
2 Wake-up time is defined as the time required to return to normal operation from power-down mode.
相關(guān)PDF資料
PDF描述
AD9644BCPZ-80 IC ADC 14BIT 80MSPS 3V 48LFCSP
AD9648BCPZRL7-125 IC ADC 14BIT 125MSPS 64LFCSP
AD9649BCPZRL7-80 IC ADC 14BIT 80MSPS 32LFCSP
AD9653BCPZRL7-125 IC ADC 16BIT 125MSPS SRL 48LFCSP
AD9707BCPZRL7 IC DAC TX 14BIT 175MSPS 32-LFCSP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9641BCPZRL7-155 制造商:Analog Devices 功能描述:14BIT 155MSPS ADC W/JESD204A - Tape and Reel 制造商:Analog Devices 功能描述:IC ADC 14BIT SRL 155MSPS 32LFCSP
AD9641BCPZRL7-80 功能描述:14 Bit Analog to Digital Converter 1 Input 1 Pipelined 32-LFCSP-WQ (5x5) 制造商:analog devices inc. 系列:- 包裝:帶卷（TR） 零件狀態(tài):有效 位數(shù):14 采樣率（每秒）:80M 輸入數(shù):1 輸入類型:差分 數(shù)據(jù)接口:JESD204A 配置:S/H-ADC 無線電 - S/H:ADC:1:1 A/D 轉(zhuǎn)換器數(shù):1 架構(gòu):管線 參考類型:內(nèi)部 電壓 - 電源，模擬:1.7 V ~ 1.9 V 電壓 - 電源，數(shù)字:1.7 V ~ 1.9 V 特性:- 工作溫度:-40°C ~ 85°C 封裝/外殼:32-WFQFN 裸露焊盤，CSP 供應(yīng)商器件封裝:32-LFCSP-WQ（5x5） 標(biāo)準(zhǔn)包裝:1,500
AD9642 制造商:AD 制造商全稱:Analog Devices 功能描述:14-Bit, 170 MSPS/210 MSPS/250 MSPS, 1.8 V Analog-to-Digital Converter (ADC)
AD9642-170EBZ 功能描述:數(shù)據(jù)轉(zhuǎn)換 IC 開發(fā)工具 14 Bit 170 Msps 1.8V ADC RoHS:否 制造商:Texas Instruments 產(chǎn)品:Demonstration Kits 類型:ADC 工具用于評(píng)估:ADS130E08 接口類型:SPI 工作電源電壓:- 6 V to + 6 V
AD9642-210EBZ 功能描述:數(shù)據(jù)轉(zhuǎn)換 IC 開發(fā)工具 14 Bit 210 Msps 1.8V ADC RoHS:否 制造商:Texas Instruments 產(chǎn)品:Demonstration Kits 類型:ADC 工具用于評(píng)估:ADS130E08 接口類型:SPI 工作電源電壓:- 6 V to + 6 V
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*