- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1987 > AD9540BCPZ-REEL7 (Analog Devices Inc)IC CLOCK GEN/SYNTHESIZER 48LFCSP PDF資料下載
參數(shù)資料
| 型號： | AD9540BCPZ-REEL7 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 27/32頁 |
| 文件大小： | 0K |
| 描述： | IC CLOCK GEN/SYNTHESIZER 48LFCSP |
| 標(biāo)準(zhǔn)包裝： | 750 |
| 類型： | 時(shí)鐘發(fā)生器 |
| PLL： | 是 |
| 輸入： | 時(shí)鐘 |
| 輸出： | CML，PECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:2 |
| 差分 - 輸入:輸出： | 是/是 |
| 頻率 - 最大： | 655MHz |
| 除法器/乘法器： | 是/無 |
| 電源電壓： | 1.71 V ~ 1.89 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 48-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 48-LFCSP-VQ（7x7） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當(dāng)前第27頁第28頁第29頁第30頁第31頁第32頁
AD9540
Rev. A | Page 4 of 32
SPECIFICATIONS
AVDD = DVDD = 1.8 V ± 5%; DVDD_I/O = CP_VDD = 3.3 V ± 5% (@ TA = 25°C), DAC_RSET = 3.92 k, CP_RSET = 3.09 k,
DRV_RSET = 4.02 k, unless otherwise noted.
Table 1.
Parameter
Min
Typ
Max
Unit
Test Conditions/Comments
TOTAL SYSTEM JITTER AND PHASE NOISE FOR
105 MHz ADC CLOCK GENERATION CIRCUIT
Converter Limiting Jitter1
720
fS rms
Resultant Signal-to-Noise Ratio (SNR)
59.07
dB
Phase Noise of Fundamental
@ 10 Hz Offset
80
dBc/Hz
@ 100 Hz Offset
92
dBc/Hz
@ 1 kHz Offset
101
dBc/Hz
@ 10 kHz Offset
110
dBc/Hz
@ 100 kHz Offset
147
dBc/Hz
≥1 MHz Offset
153
dBc/Hz
TOTAL SYSTEM PHASE NOISE FOR 210 MHz
ADC CLOCK GENERATION CIRCUIT
Phase Noise of Fundamental
@ 10 Hz Offset
79.2
dBc/Hz
@ 100 Hz Offset
86
dBc/Hz
@ 1 kHz Offset
95
dBc/Hz
@ 10 kHz Offset
105
dBc/Hz
@ 100 kHz Offset
144
dBc/Hz
@ 1 MHz Offset
151
dBc/Hz
TOTAL SYSTEM TIME JITTER FOR CLOCKS
155.52 MHz Clock
581
fS rms
12 kHz to 1.3 MHz bandwidth
622.08 MHz Clock
188
fS rms
12 kHz to 5 MHz bandwidth
RF DIVIDER/CML DRIVER EQUIVALENT
INTRINSIC TIME JITTER
FIN = 414.72 MHz, FOUT = 51.84 MHz
136
fS rms
R = 8, BW = 12 kHz to 400 kHz
FIN = 1244.16 MHz, FOUT = 155.52 MHz
101
fS rms
R = 8, BW = 12 kHz to 1.3 MHz
FIN = 2488.32 MHz, FOUT = 622.08 MHz
108
fS rms
R = 4, BW = 12 kHz to 5 MHz
RF DIVIDER/CML DRIVER RESIDUAL PHASE NOISE
FIN = 81.92 MHz, FOUT = 10.24 MHz
RF Divider R = 8
@ 10 Hz
120
dBc/Hz
@ 100 Hz
128
dBc/Hz
@ 1 kHz
137
dBc/Hz
@ 10 kHz
145
dBc/Hz
@ 100 kHz
150
dBc/Hz
≥1 MHz
153
dBc/Hz
FIN = 983.04 MHz, FOUT = 122.88 MHz
RF Divider R = 8
@ 10 Hz
115
dBc/Hz
@ 100 Hz
125
dBc/Hz
@ 1 KHz
132
dBc/Hz
@ 10 kHz
142
dBc/Hz
@ 100 kHz
146
dBc/Hz
@ 1 MHz
151
dBc/Hz
>3 MHz
153
dBc/Hz
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD9547BCPZ-REEL7 | IC CLOCK GEN/SYNCHRONIZR 64LFCSP |
| AD9548BCPZ-REEL7 | IC CLOCK GEN/SYNCHRONIZR 88LFCSP |
| AD9549ABCPZ-REEL7 | IC CLOCK GEN/SYNCHRONIZR 64LFCSP |
| AD9550BCPZ-REEL7 | IC INTEGER-N TRANSLATOR 32-LFCSP |
| AD9551BCPZ | IC CLOCK GEN MULTISERV 40-LFCSP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9540PCB | 制造商:AD 制造商全稱:Analog Devices 功能描述:655 MHz Low Jitter Clock Generator |
| AD9540-VCO/PCB | 制造商:Analog Devices 功能描述:EVAL BD FOR AD9540 ,655 MHZ LOW JITTER CLOCK GEN - Trays |
| AD9540-VCO/PCBZ | 功能描述:BOARD EVAL CLK GEN SYNTH 48LFCSP RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 主要目的:電信，線路接口單元（LIU） 嵌入式:- 已用 IC / 零件:IDT82V2081 主要屬性:T1/J1/E1 LIU 次要屬性:- 已供物品:板，電源，線纜，CD 其它名稱:82EBV2081 |
| AD9542/PCBZ | |
| AD9542BCPZ | 功能描述:SYNCHRONIZER & ADAPTIVE CLOCK TR 制造商:analog devices inc. 系列:* 包裝:托盤 零件狀態(tài):在售 安裝類型:表面貼裝 封裝/外殼:64-WFQFN 裸露焊盤 供應(yīng)商器件封裝:64-LFCSP（9x9） 標(biāo)準(zhǔn)包裝:1 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。