- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10522 > AD7760BSVZ (Analog Devices Inc)IC ADC 24BIT 2.5MSPS 64TQFP PDF資料下載
參數(shù)資料
| 型號： | AD7760BSVZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 35/37頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC ADC 24BIT 2.5MSPS 64TQFP |
| 標準包裝： | 1 |
| 位數(shù)： | 24 |
| 采樣率（每秒）： | 2.5M |
| 數(shù)據(jù)接口： | 并聯(lián) |
| 轉(zhuǎn)換器數(shù)目： | 1 |
| 功率耗散（最大）： | 958mW |
| 電壓電源： | 模擬和數(shù)字 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 64-TQFP 裸露焊盤 |
| 供應商設備封裝： | 64-TQFP-EP（10x10） |
| 包裝： | 托盤 |
| 輸入數(shù)目和類型： | 1 個差分，單極；1 個差分，雙極 |
| 產(chǎn)品目錄頁面： | 779 (CN2011-ZH PDF) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁當前第35頁第36頁第37頁
AD7760
Rev. A | Page 6 of 36
TIMING SPECIFICATIONS
AVDD1 = DVDD = VDRIVE = 2.5 V, AVDD2 = AVDD3 = AVDD4 = 5 V, TA = 25°C, normal mode, unless otherwise noted.
Table 3.
Parameter
Limit at TMIN, TMAX
Unit
Description
fMCLK
1
MHz min
Applied master clock frequency
40
MHz max
fICLK
500
kHz min
Internal modulator clock derived from MCLK
20
MHz max
0.5 × tICLK
typ
DRDY pulse width
t2
10
ns min
DRDY falling edge to CS falling edge
t3
3
ns min
RD/WR setup time to CS falling edge
t4
(0.5 × tICLK) + 16 ns
max
Data access time
t5
tICLK
min
CS low read pulse width
t6
tICLK
min
CS high pulse width between reads
t7
3
ns min
RD/WR hold time to CS rising edge
t8
11
ns max
Bus relinquish time
t92
0.5 × tICLK
typ
DRDY high period
t102
0.5 × tICLK
typ
DRDY low period
t11
(0.5 × tICLK) + 16 ns
max
Data access time
23
ns min
Data valid prior to DRDY rising edge
19
ns min
Data valid after DRDY rising edge
t14
11
ns max
Bus relinquish time
t15
4 × tICLK
min
CS low write pulse width
t16
4 × tICLK
min
CS high period between address and data
t17
5
ns min
Data setup time
t18
0
ns min
Data hold time
23
ns min
Data valid prior to MCLK falling edge while DRDY is logic low
19
ns min
Data valid after MCLK falling edge while DRDY is logic low
1 tICLK = 1/fICLK.
2 When ICLK = MCLK, DRDY pulse width depends on the mark-space ratio of applied MCLK.
3 Valid when using the modulator output mode with CDIV = 1.
4 See the Modulator Data Output Mode section for timing diagrams.
5 Valid when using the modulator output mode with CDIV = 0.
相關PDF資料 |
PDF描述 |
|---|---|
| 97-3108B-18-11S | CONN PLUG RT ANG 5POS W/SOCKETS |
| AD976ACNZ | IC ADC 16BIT 200KSPS 28DIP |
| SSM2517CBZ-R7 | IC AMP AUDIO 2.4W MONO D 9WLCSP |
| UP050B151K-NAC | CAP CER 150PF 50V 10% AXIAL |
| VE-B00-MX-F3 | CONVERTER MOD DC/DC 5V 75W |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AD7760BSVZ-REEL | 功能描述:IC ADC 24BIT 2.5MSPS 64TQFP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:- 標準包裝:1 系列:- 位數(shù):14 采樣率（每秒）:83k 數(shù)據(jù)接口:串行，并聯(lián) 轉(zhuǎn)換器數(shù)目:1 功率耗散（最大）:95mW 電壓電源:雙 ± 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:28-DIP（0.600"，15.24mm） 供應商設備封裝:28-PDIP 包裝:管件 輸入數(shù)目和類型:1 個單端，雙極 |
| AD7761BSTZ | 功能描述:16 Bit Analog to Digital Converter 8 Input 8 Sigma-Delta 64-LQFP (10x10) 制造商:analog devices inc. 系列:- 包裝:托盤 零件狀態(tài):有效 位數(shù):16 采樣率（每秒）:256k 輸入數(shù):8 輸入類型:差分 數(shù)據(jù)接口:SPI 配置:ADC 無線電 - S/H:ADC:- A/D 轉(zhuǎn)換器數(shù):8 架構(gòu):三角積分 參考類型:外部 電壓 - 電源，模擬:2 V ~ 5.5 V 電壓 - 電源，數(shù)字:- 特性:同步采樣 工作溫度:-40°C ~ 105°C 封裝/外殼:64-LQFP 供應商器件封裝:64-LQFP（10x10） 標準包裝:1 |
| AD7761BSTZ-RL | 功能描述:16 Bit Analog to Digital Converter 8 Input 8 Sigma-Delta 64-LQFP (10x10) 制造商:analog devices inc. 系列:- 包裝:帶卷（TR） 零件狀態(tài):有效 位數(shù):16 采樣率（每秒）:256k 輸入數(shù):8 輸入類型:差分 數(shù)據(jù)接口:SPI 配置:ADC 無線電 - S/H:ADC:- A/D 轉(zhuǎn)換器數(shù):8 架構(gòu):三角積分 參考類型:外部 電壓 - 電源，模擬:2 V ~ 5.5 V 電壓 - 電源，數(shù)字:- 特性:同步采樣 工作溫度:-40°C ~ 105°C 封裝/外殼:64-LQFP 供應商器件封裝:64-LQFP（10x10） 標準包裝:1,500 |
| AD7762 | 制造商:AD 制造商全稱:Analog Devices 功能描述:24-Bit, 8.5 mW, 109 dB, 128/64/32 kSPS ADCs |
| AD77628SVZ | 制造商:Analog Devices 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。