- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄375238 > AD7714(中文) (Analog Devices, Inc.) Signal Conditioning ADC(信號調(diào)節(jié)A/D轉(zhuǎn)換器) PDF資料下載
參數(shù)資料
| 型號： | AD7714(中文) |
| 廠商： | Analog Devices, Inc. |
| 英文描述： | Signal Conditioning ADC(信號調(diào)節(jié)A/D轉(zhuǎn)換器) |
| 中文描述： | 信號調(diào)理模數(shù)轉(zhuǎn)換器（信號調(diào)節(jié)的A / D轉(zhuǎn)換器） |
| 文件頁數(shù)： | 14/46頁 |
| 文件大?。?/td> | 869K |
| 代理商： | AD7714(中文) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁當前第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁
==99-10-14==
P&S
ooá|′μ×ó1é· YóDT1
==46-14==
P &S
oo á|′μ×ó1é· YóDT1
μ :
ot±±ooêD×μèa· 15o
D :
ooêD70020D
óê±à:
430079
μ°:
( 86) ( 027￡87493500 87493506
′
( 86) ( 027) 87491166, 87493497
P &S
í í :
http://www.p8s.com
Limit at T
, T
MAX
(A, Y Versions)
400
Parameter
f
CLKIN3, 4
Units
kHz min
Conditions/Comments
Master Clock Frequency: Crystal/Resonator or Externally
Supplied
For Specified Performance
Master Clock Input Low Time. tCLK N= 1/fCLK N
Master Clock Input High Time
DRDY High Time
SYNC Pulsewidth
RESET Pulsewidth
2.5
0.4 t
CLK IN
0.4 t
CLK IN
500 t
CLK IN
100
100
MHz max
ns min
ns min
ns nom
ns min
ns min
t
CLK IN LO
t
CLK IN HI
t
DRDY
t
1
t
Read Operation
t
3
t
4
t
56
0
0
0
80
100
100
100
0
10
60
100
100
ns min
ns min
ns min
ns max
ns max
ns min
ns min
ns min
ns min
ns max
ns max
ns max
DRDY to CS Setup Time
CS Falling Edge to SCLK Active Edge Setup Time5
SCLK Active Edge to Data Valid Delay5
DVDD= +5 V
DVDD= +3 V
SCLK High Pulsewidth
SCLK Low Pulsewidth
Bus Relinquish Time after SCLK Active Edge5
DVDD = +5 V
DVDD = +3 V
SCLK Active Edge to DRDY High5, 8
t
6
t
7
t
8
t
97
t
Write Operation
t
11
t
12
t
13
t
14
t
15
t
16
×￠êí￡o
1.
aáè· ±￡òD￡ù ú
+25
è2aê ￡ùóDêèDo1¨
t
r
=t
f
=5ns
￡¨
DV
DD
μ
10%
á
90%
￡
ò′ó
1.6V
μ1μê± ￡
2.
í
6
oí
7
￡¨ê±2êyêêóóúùóDààDí ￡
3. CLKIN
±è· §a
45%
á
55%
￡μ±
AD7714
2′|óú′yú￡êê±±Dìá1
CLKIN
￡è1ú′é
óDê±ó￡′÷téü±è1¨éüê ü μμá÷2￠éü±3é′D￡×μ ￡
4.
ú
2.4576MHz f
CLKIN
μéDD
AD7714
2ú 2aê￡¨
1MHz
êêóóú3D
I
DD
2aê￡￡1¤×÷ú
400kHz
óéìD±￡¤ ￡
5. POL=1
￡
SCLK
óDD§±ê
SCLK
μμ￡
POL=0
￡
SCLK
óDD§±
SCLK
μééy ￡
6.
aDêyóí
1
μ oμ· 2aá2￠¨òaê3′
V
OL
ò
V
OH
TμùDèμê± ￡
7.
aDêy′óóí
1
μμ· óê±￡êyYê3 ±
0.5V
ù¨· μ2aáê±μ3 ￡èoó· ′íaáêyò
3y
100pF
μèY3μò· μμó°ì ￡aòaרê±ìDDòyóμê±ê÷tyμ×üêí· ê±
òóía×ü oμèYT1 ￡
8.
ê3 üDoó￡úμú
1
′′ó÷táó￡
DRDY
· μ μ ￡èò×￠òa￡2òúüò′ê
3 üDê±· ￠éúoóDμá2ù×÷￡μê￡è1Dèòμ°￡ú
DRDY
a μê±￡éù′áíùμêy
Y ￡ê1 éü2ó¨ ± ￡
0
30
20
100
100
0
ns min
ns min
ns min
ns min
ns min
ns min
CS Falling Edge to SCLK Active Edge Setup Time5
Data Valid to SCLK Edge Setup Time
Data Valid to SCLK Edge Hold Time
SCLK High Pulsewidth
SCLK Low Pulsewidth
CS
Rising Edge
to SCLK
Edge
Hold Time
TO OUTPUT
PIN
50pF
I
SINK
(800 A AT DV
DD
= +5V
100 A AT DV
DD
= +3.3V)
+1.6V
I
SOURCE
(200 A AT DV
DD
= +5V
100 A AT DV
DD
= +3.3V)
í
1
óóú′è ê±oí×üêí· ê±2aáμ oμ·
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD7715 | 3 V/5 V, 450 mA 16-Bit, Sigma-Delta ADC(16位∑△A/D轉(zhuǎn)換器) |
| AD7716BP | LC2MOS 22-Bit Data Acquisition System |
| AD7716BS | LC2MOS 22-Bit Data Acquisition System |
| AD7716 | 22-Bit Data Acquisition System(LC2MOS 22位數(shù)據(jù)采集系統(tǒng)) |
| AD7734 | 4-Channel, +-10 V Input Range, High Throughput, 24-Bit sigma ∆ ADC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD7714ACHIPS-3 | 制造商:AD 制造商全稱:Analog Devices 功能描述:3 V/5 V, CMOS, 500 uA Signal Conditioning ADC |
| AD7714ACHIPS-5 | 制造商:AD 制造商全稱:Analog Devices 功能描述:3 V/5 V, CMOS, 500 uA Signal Conditioning ADC |
| AD7714AN-3 | 制造商:Rochester Electronics LLC 功能描述:24-BIT SIGMA DELTA A/D IC - Bulk 制造商:Analog Devices 功能描述: |
| AD7714AN5 | 制造商:ANA 功能描述:24 BIT, 1KSPS, DIP 24 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。