- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373890 > AD6624AS (ANALOG DEVICES INC) Four-Channel, 80 MSPS Digital Receive Signal Processor (RSP) PDF資料下載
參數(shù)資料
| 型號： | AD6624AS |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 通信及網(wǎng)絡(luò) |
| 英文描述： | Four-Channel, 80 MSPS Digital Receive Signal Processor (RSP) |
| 中文描述： | SPECIALTY TELECOM CIRCUIT, PQFP128 |
| 封裝： | PLASTIC, MQFP-128 |
| 文件頁數(shù)： | 7/40頁 |
| 文件大小： | 506K |
| 代理商： | AD6624AS |
第1頁第2頁第3頁第4頁第5頁第6頁當(dāng)前第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁
REV. B
AD6624
–7–
SCLK
SDO
SDFE
t
DSDO
t
DSDFE
Q
1
Q
0
I
14
I
15
Figure 8. SDO, SDFE Switching Characteristics
CLK
DR
t
DDR
Figure 9. CLK, DR Switching Characteristics
SCLK
DR
t
DSDR
Figure 10. SCLK, DR Switching Characteristics
SCLK
SDFS
t
SSF
t
HSF
Figure 11. SDFS Timing Requirements (SBM = 0)
CLK
IN[13:0]
EXP[2:0]
IEN
t
SI
t
HI
Figure 12. Input Timing for A and B Channels
CLK
SYNCA
SYNCB
SYNCC
SYNCD
t
SS
t
HS
Figure 13. SYNC Timing Inputs
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD6624A | Four-Channel, 100 MSPS Digital Receive Signal Processor (RSP) |
| AD6624AABC | Four-Channel, 100 MSPS Digital Receive Signal Processor (RSP) |
| AD6630AR-REEL | Differential, Low Noise IF Gain Block with Output Clamping |
| AD6630AR | Differential, Low Noise IF Gain Block with Output Clamping |
| AD6630PCB | Differential, Low Noise IF Gain Block with Output Clamping |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD6624AS/PCB | 制造商:AD 制造商全稱:Analog Devices 功能描述:Four-Channel, 100 MSPS Digital Receive Signal Processor (RSP) |
| AD6624S/PCB | 制造商:AD 制造商全稱:Analog Devices 功能描述:Four-Channel, 80 MSPS Digital Receive Signal Processor (RSP) |
| AD662AQ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:12-Bit Digital-to-Analog Converter |
| AD662BQ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:12-Bit Digital-to-Analog Converter |
| AD662JN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:12-Bit Digital-to-Analog Converter |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。