- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379546 > A54SX72A-TQ208B (Electronic Theatre Controls, Inc.) Hex Buffers / Drivers with Open-Collector High-Vltage Outputs 14-PDIP 0 to 70 PDF資料下載
參數(shù)資料
| 型號(hào)： | A54SX72A-TQ208B |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Hex Buffers / Drivers with Open-Collector High-Vltage Outputs 14-PDIP 0 to 70 |
| 中文描述： | 的SX - A系列FPGA的 |
| 文件頁(yè)數(shù)： | 72/108頁(yè) |
| 文件大?。?/td> | 720K |
| 代理商： | A54SX72A-TQ208B |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)當(dāng)前第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)
SX-A Family FPGAs
2-52
v5.1
Table 2-41
A54SX72A Timing Characteristics
(Worst-Case Commercial Conditions V
CCA
= 2.25 V, V
CCI
= 4.75 V, T
J
= 70°C)
Parameter
5 V PCI Output Module Timing
1
Description
–3 Speed
–2 Speed
–1 Speed
Std. Speed
–F Speed
Units
Min. Max. Min. Max. Min. Max. Min. Max. Min. Max.
t
DLH
Data-to-Pad Low to High
2.7
3.1
3.5
4.1
5.7
ns
t
DHL
Data-to-Pad High to Low
3.4
3.9
4.4
5.1
7.2
ns
t
ENZL
Enable-to-Pad, Z to L
1.3
1.5
1.7
2.0
2.8
ns
t
ENZH
Enable-to-Pad, Z to H
2.7
3.1
3.5
4.1
5.7
ns
t
ENLZ
Enable-to-Pad, L to Z
3.0
3.5
3.9
4.6
6.4
ns
t
ENHZ
d
TLH2
d
THL2
5 V TTL Output Module Timing
3
Enable-to-Pad, H to Z
3.4
3.9
4.4
5.1
7.2
ns
Delta Low to High
0.016
0.016
0.02
0.022
0.032
ns/pF
Delta High to Low
0.026
0.03
0.032
0.04
0.052
ns/pF
t
DLH
Data-to-Pad Low to High
2.4
2.8
3.1
3.7
5.1
ns
t
DHL
Data-to-Pad High to Low
3.1
3.5
4.0
4.7
6.6
ns
t
DHLS
Data-to-Pad High to Low—low slew
7.4
8.5
9.7
11.4
15.9
ns
t
ENZL
Enable-to-Pad, Z to L
2.1
2.4
2.7
3.2
4.5
ns
t
ENZLS
Enable-to-Pad, Z to L—low slew
7.4
8.4
9.5
11.0
15.4
ns
t
ENZH
Enable-to-Pad, Z to H
2.4
2.8
3.1
3.7
5.1
ns
t
ENLZ
Enable-to-Pad, L to Z
3.6
4.2
4.7
5.6
7.8
ns
t
ENHZ
d
TLH2
d
THL2
d
THLS2
Enable-to-Pad, H to Z
3.1
3.5
4.0
4.7
6.6
ns
Delta Low to High
0.014
0.017
0.017
0.023
0.031
ns/pF
Delta High to Low
0.023
0.029
0.031
0.037
0.051
ns/pF
Delta High to Low—low slew
0.043
0.046
0.057
0.066
0.089
ns/pF
Notes:
1. Delays based on 50 pF loading.
2. To obtain the slew rate, substitute the appropriate Delta value, load capacitance, and the V
CCI
value into the following equation:
Slew Rate [V/ns] = (0.1*V
CCI
– 0.9*V
CCI)
/ (C
load
* d
T[LH|HL|HLS]
)
where C
load
is the load capacitance driven by the I/O in pF
d
T[LH|HL|HLS]
is the worst case delta value from the datasheet in ns/pF.
3. Delays based on 35 pF loading.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A54SX16A-3BG208B | SX-A Family FPGAs |
| A54SX16A-3BG208I | SX-A Family FPGAs |
| A54SX16A-3BG208M | SX-A Family FPGAs |
| A54SX16A-3PQ208 | SX-A Family FPGAs |
| A54SX16A-3PQ208A | SX-A Family FPGAs |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A55 | 制造商:M/A-COM Technology Solutions 功能描述:GAIN BLOCK |
| A5-5 | 制造商:MA-COM 制造商全稱:M/A-COM Technology Solutions, Inc. 功能描述:Cascadable Amplifier 5 to 500 MHz |
| A550 | 制造商:ROEBUCK 功能描述:FIRST AID GUIDE WORKPLACE 制造商:Dremel 功能描述:Shield Rotary Attachment Kit 制造商:DREMEL 功能描述:SHIELD ATTACHMENT KIT |
| A5-50 | 制造商:Southco 功能描述: |
| A5500750 | 制造商:Thomas & Betts 功能描述:1 1/4" PVC ELBOW 3/4" PEX SUPPORT |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。